INF3400 Digital Mikroelektronikk Løsningsforslag DEL 9

Transkript

1 IF00 Digital Mikroelektroikk Løsigsforslag DEL 9 I. Oppgaver. Oppgave 6.7 Teg trasistorskjema for dyamisk footed igags D og O porter. gi bredde på trasistoree. va blir logisk effort for portee?. Løsigsforslag GV EG +. ver for seg represeterer MOS trasistoree e motstad lik / og tilsamme i e kjede vil de effektive motstade være lik. Forholdet mellom motstade for hver av MOS trasistoree i e D port og motstade i MOS trasistore i e ehetsiverter er gitt av: Fig.. gd / Pd / gd / Pd Dyamisk ivertere. FIG6.5 De to implemetasjoee av dyamisk iverter som er vist i Fig. vil ha ulik logisk effort og parasittisk tidsforsikelse. For ikke-footed dyamisk iverter har vi: g d + µ P d p + τ, der det for ikke-footed dyamisk iverter ved opptrekk er forutsatt at 0. Det er viktig å være klar over at logisk effort og parasittisk tidsforsikelse for opptrekk er midre viktig e logisk effort og parasittisk tidsforsikelse for edtrekket. Dette skyldes at i e valig avedelse av dyamiske porter vil e kjede av logiske porter s samtidig i parallell, mes edtrekket vil påvirkes av kjedes legde. Vi ka berege de effektive motstade i edtrekket: edtrekk + + ehets MOS. I dette aktuelle tilfellet er dette / /. Vi ser at det effektive edtrekket i porte tilsvarer edtrekket i e ehetsiverter. For footed iverter har vi: g d + µ + P d + p τ. Fig.. gd / Pd gd Pd / Dyamisk D porter. FIG6.5 De to implemetasjoee av dyamisk igags D porter som er vist i Fig. vil ha ulik logisk effort og parasittisk tidsforsikelse. For ikke-footed igags dyamisk D port har vi:

2 g d + µ + P d + p τ, 5 der det for ikke-footed dyamisk D port ved opptrekk er forutsatt at eller 0. For igags footed D port har vi: g d + µ + + P d + + p τ. 6 O P d p τ, 7 der det for ikke-footed dyamisk O port ved opptrekk er forutsatt at og 0. Vi ser at e dyamisk ikke-footed O port tilsvarer e dyamisk ikke-footed iverter. For footed igags O port har vi: g d + µ + + P d + p τ. 8 E footed O port vil få e større relativ økig i parasittisk tidsforsikelse e e footed D port, fordi atall MOS trasistorer i edtrekkskjede dobles, mes atallet for D porte økes fra til +. Fig.. gd / Pd gd / Pd 5/ Dyamisk O porter. FIG6.5 De to implemetasjoee av dyamisk igags O porter som er vist i Fig. vil ha ulik logisk effort og parasittisk tidsforsikelse. For ikke-footed igags dyamisk O, der vi for worst case atar at bare e av MOS trasistoree er på i edtrekket, port har vi: g d + µ Fig.. gd Pd / gd / Pd 5/ Dyamisk D porter. De to implemetasjoee av dyamisk igags D porter som er vist i Fig. vil ha ulik logisk effort og parasittisk tidsforsikelse. For ikke-footed igags dyamisk D port har vi: g d + µ

3 P d + + p τ, 9 der det for ikke-footed dyamisk D port ved opptrekk er forutsatt at, eller 0. For footed igags D port har vi: g d + µ For footed igags O port har vi: g d + µ + + P d + p τ. P d p τ. 0 O gd / Pd / Fig. 5. Dyamisk O porter. gd / Pd 7/ De to implemetasjoee av dyamisk igags O porter som er vist i Fig. 5 vil ha ulik logisk effort og parasittisk tidsforsikelse. For ikke-footed igags dyamisk O, der vi for worst case atar at bare e av MOS trasistoree er på i edtrekket, port har vi: g d + µ P d p τ, der det for ikke-footed dyamisk O port ved opptrekk er forutsatt at, og 0.

4 . Teg trasistorskjema for fuksjoe F + D ved å bruke domio logikk.. Løsigsforslag D Fig. 8. Domio logikk for fuksjoe F + D. F Fig. 6. Domio logikk. FIG6.8a Vi ka ugå det gruleggede problemet med footed dyamisk logikk ved å sette i e iverter, eller et odde atall iverterede porter, mellom hver dyamisk port som vist i Fig. 6. Vi kaller dee logikkstile domio logikk. For porte med utgag vil igage fra e tilsvarede port via e iverter alltid være 0 uder. D V Q Fig. 7. Evaluer Domio logikk. FIG6.8bc Detaljer for domio logikk som vist i Fig. 6 er vist i Fig. 7. Vi atar at 0 ved. Legg merke til at det ikke er ødvedig å forutsette at igage og er 0 ved fordi edtrekket er skrudd av ved hjelp av og. Legg merke til at dersom vi ka forutsette at ett av igagssigalee i edtrekkskjede i domio logikk er 0 vil det ikke være ødvedig med de ederste trasistore i edtrekket. Vi ka med adre ord bruke e ikke-footed dyamisk port. Fuksjoe F + D implemetert ved åbruke domio logikk er vist i Fig. 8. Trasistorskjema for domiologikk som implemeter fuksjoe F +D ervistifig. 9. Vivelgerå implemetere fuksjoe med små delkretser som har lite fa-i. Dette er viktig for å redusere problemer med ladigsdelig. Et viktig problem kyttet til dyamisk logikk er ladigsdelig. Vi ka ata at er e ivertert utgag fra e domio port. Fig. 9. Trasistorskjema for domio logikk for fuksjoe F + D. De dyamiske porte i Fig. 0 vil bli t til år 0. Vi ka ata følgede situasjo: Precharge: 0og 0 etterfulgt av evaluate:, 0 og 0. Vi atar at ode 0 i slutte av periode. I starte av evaluerigsperiode vil igage stige og skru på trasistore. E strøm i vil ikke bare sørge for at speige på ode stiger, me ikke mist at utgage faller fordi pmos trasistore vil være skrudd av uder evaluerig. Vi har i dee situasjoe e logisk høy utgag, me med e begreset ladig kyttet til utgagskapasitase. oe av dee ladige vil flyttes via trasistore til ode. Effekte av dette er at speige på siger og utgagsspeige faller. E foreklet aalyse gir V + V DD. V V DD V V V. v dee aalyse er det lett å se at de kritiske faktore er edrig i utgagssigalet. Dersom edrige er lite slik at etterfølgede porter ikke har problemer med åtolke som logisk vil effekte av ladigsdelige ikke være sigifikat. Dersom utgagskapasitase laste, i dette tilfellet,erstor i forhold til itere kapasitaser, i dette tilfellet,vildetikke bli e sigifikat edrig av utgage. Trasistore vil stege før trekkes helt opp til fordi det ikke vil være e effektiv gate source speig V gs V DD Vi tar ikke hesy til body effekt og terskelspeig.

5 P. Oppgave 6.8 Teg trasistorskjema for e igags dual-rail domio O/O port.. Løsigsforslag _l Igager f f _h Fig. 0. Ladigsdelig i e dyamisk port. Evaluer V V Fig.. Edrig i speiger ved ladigsdelig i e dyamisk port. V som er tilstrekkelig høy for at trasistore er skrudd PÅ. I dette tilfellet vil body effekt bidra til å redusere effekte av ladigsdelig. Dette betyr at V <V og at V faller midre e atatt med foreklet aalyse. Fig.. Dual-rail domio logikk. FIG6.0a Dual-rail domio logikk er vist i Fig.. Vi ser at porte liger på e VLS port, med komplemetære edtrekkskjeder og komplemetære utgager. Istedet for krysskoblede pmostrasistorer som vi har i VLS porter er de her erstattet med pmos trasistorer. I tillegg er det e klokket MOS trasistor til GD som for footed dyamisk logikk. Vi kaller dee variate for dual-rail domio logikk. egge utgagee l og h blir t til. E av utgagee blir trukket ed til 0 i evaluerigfase, mes de adre utgage forblir høy. l h h l l h Fig.. Dual-rail domio logikk D og D. FIG6.0b Et eksempel på dual-rail domio logikk er vist i Fig.. Utgagee vil være heholdsvis l l + l l l h h og h l. Dual-rail domio logikk ka brukes der det er behov for iverterte sigaler. Dette er e differsesiell logikk som er gustig med hesy på støy. Trasistorskjema for dual-rail domio logikk O/O er vist i Fig.. Utgagee vil være heholdsvis l h + h + h + + og h l + +. D. Teg trasistorskjema for fuksjoe F +D med e differesiell dyamisk port med dyamisk bløder. Diskuter fordeler og ulemper med dee implemetasjo i forhold til domio logikk. D. Løsigsforslag E viktig begresig for dyamiske porter er ladigslekkasje. Dersom frekvese på klokkesigalet er relativt lav og/eller

6 l l h for ode, vil utgage få vi e økt kapasitas på gru av tilkoblig til pmos blødere. Det er valig å dimesjoere blødere p miimum og L p stor som vil gi e lite tilleggskapasitas for, me e relativt stor tilleggskapasitas for. h h h l l l h h Fig.. Dual-rail domio logikk O/O. l l h porte har betydelig lekkasje ka utgagsspeige falle sigifikat i evaluerigsfase selv om edtrekket er skrudd V. Dette problemet kommer i tillegg til ladigsdelig. b Fig. 7. Differesiell dyamisk port med dyamisk bløder. FIG6.5 I Fig. 7 er det vist e differesiell dyamisk port med dyamisk bløder. Dee porte mier om VSL logikk. Dee kretse er rask fordi pmos trasistoree ikke vil redusere hastighete for edtrekket. l h Fig. 5. Statisk bløder. h For å redusere et uøsket fall i utgagsspeig på edyamisk port er det valig å bruke e relativt svak trasistor som er PÅ år utgage er. E slik trasistor kalles e bløder keeper. løderetrasistore må være tilstrekkelig stor dvs. bredde/legde, slik at trasistore klarer å holde utgage høy år edtrekket er skrudd V. E statisk blødertrasistor er vist i Fig. 5. lødertrasistore vil øke parasittisk tidsforsikelse på gru av e økig i de effektive edtrekksmotstade tilsvarede som for pseudo MOS og på gru av e økt kapasitas last på utgage. Fig. 6. k Dyamisk bløder. FIG6. E dyamisk blødertrasistor er vist i Fig. 6. Dee trasistore vil ikke bare bidra til å holde e er på utgage, me også øke de effektive motstade i starte av et edtrekk og dermed øke parasittisk tidsforsikelse for edtrekket både gjeom økige i effektiv motstad og ved økt kapasitas på utgage. år edtrekket er PÅ vil trekkes ed mot 0 og mot og dermed skru av blødere. I tillegg til e økt kapasitas l l l h Fig. 8. Dl Differesiell dyamisk port med dyamisk bløder. Differesiell dyamisk port med dyamisk bløder som implemeterer fuksjoe F + D er vist i Fig. 8. Vi ka velge å implemetere e dyamisk port med bløder som e mer kompleks port e vi ka få til med domio logikk. Dette skyldes at blødertrasistore bidrar til å redusere ladigslekkasje og problemer med ladigsdelig. Porte blir midre dyamisk ka ma si. E. Fi tidsforsikelse i de dyamiske kjede som er vist i Fig. 9. E. Løsigsforslag Ivertere er statiske og high-skew med logisk effort g u 5/6. Vikaataatdedyamiskeporteeerfooted. Foredyamisk iverter vil det være større parasittisk tidsforsikelse år porte skal s e tidsforikelse ved evaluerig evetuelt edtrekk. Det er derfor valig å bruke high-skew statiske porter i tilkyttig til dyamiske porter. E highskew iverter, med p og /, har logisk effort h Dh

7 P Fig. 9. Dyamisk kjede. for opptrekk g u 5/6. Vi tar hesy til de øvre sigalveie som starter med e igags footed D port. Dette represeterer worst case sigalvei for kretse. Vi atar videre at utgage skal trekkes høy. G u g dd g uhighskew g dd g uhighskew P u P dd + P uhighskew + P dd + P uhighskew τ. 5 Vi har ogf F Gu 00/8 /,der er er elektrisk effort i kjede. Tidsforsikelse i kjede er gitt av: D Fig. 0. D port. G. Løsigsforslag Parasittisk tidsforsikelse for edtrekket blir P edtrekk effektiv + effektiv τ. efereces [] eil.e. arris og David arris MOS VLSI DESIG, circuit ad system perspective tredje utgave 005, IS: , ddiso esley, Dersom vi atar at elektrisk effort for kjede utgag/ igag får vi D τ. F. Eksamesoppgave 005 Teg trasistorskjema for e igags dyamisk footed D port. ta at bredde på pmos trasistore er, fi foruftige verdi på bredde på MOS trasistoree. F. Løsigsforslag E dyamisk D port er vist i figur 0. Logisk effort for edtrekket blir g edtrekk Foruftig verdi for er, som gir e effektiv motstad i edtrekket lik. G. Eksamesoppgave 005 va blir parasittisk tidsforsikelse for edtrekket for igags dyamisk footed D porte?