UNIVERSITETET I OSLO
|
|
- Ingvild Larsen
- 7 år siden
- Visninger:
Transkript
1 UIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: Oppgavesettet er på 7 sider. Vedlegg: Tillatte hjelpemidler: Løsningsforslag Digital mikroelektronikk Ingen Alle trykte og skrevne, og kalkulator Kontroller at oppgavesettet er komplett før du begynner å besvare spørsmålene. 1a Oppgave 1 C D E A B E Y A B C D Figur 1: Y = (A B + C D) E Komplementær CMOS for funksjonen Y = (A B + C D) E er vist i Fig. 1. 1b Strøm som funksjon av V ds er vidt i Fig 2. HER ER IKKE LIEÆRT OMRÅDE OG METIG MARKERT! (Fortsettes på side 2.)
2 Eksamen i Løsningsforslag, Side 2 1 x Vgsn = 3.3V Idsn (A) Vgsn = 2.64V Vgsn = 1.98V 0.2 Vgsn = 1.32V Vdsn (V) Figur 2: Strøm som funksjon av V ds 1c Vut (V) kanallengde modulasjon Vinn (V) Figur 3: Inverter DC karakteristikk Inverter DC karakteristikk er vist i Fig. 3. Forsterkningen avtar med økende λ og tidsforsinkelsen avtar med økende λ. 1d Anta at forsterkningen i utgangspunktet er lik A (typisk 5 til 10) for V DD = 2V. år forsyningsspenningen reduseres til 1V endres ikke forsterkningen nevneverdig fordi transistorene vil være PÅ og i metning når utgangen er nær V DD /2. år forsyningsspenningen reduseres til 0.4V vil transistorene ikke være PÅ, men vil operere i svak inversjon (subterskel). Strømmen er da eksponensielt avhengig av inngangsspenningen som vil resultere i en stor relativ transkonduktans (g m /I ds ) og dermed stor forsterkning. Begge transistorene er i metning når utgangen er nær V DD /2. Ved ytterligere reduksjon av V DD vil ikke transistorene være i metning og dermed reduseres forsterkningen til 1. (Fortsettes på side 3.)
3 Eksamen i Løsningsforslag, Side 3 2a Oppgave 2 = 1 og P = 2 gir samme worst case effektiv motstand. Vi antar at et diffusjonsområde for source/drain for en minimumstransistor er 0.4µm 0.2µm. Vi uttrykker diffusjonskapasitanser som funksjon av transistor bredde C diff = (W 0.2µm) C jbs + (2W + 0.4µm) C jbssw = W (0.2µ C jbs + 2 C jbssw ) + 0.4µm C jbssw = W (0.3fF/µm + 0.2fF/µm) fF = W 0.5fF/µm fF. Vi kan forenke modellen ved å anta at W 0.5f F/µm >> 0.04f F slik at C diff W 0.5fF/µm. Dersom vi utrykker diffusjonskapasitansen for en minimumstransistor som C diff min = 0.4µm 0.5fF/µm = 0.2fF kan vi uttrykke diffusjonskapasitansen for transistorer med bredde relativt til minimumstransistoren. Dette gir kapasitans på utgangen bestående av diffusjonskapasitanser i porten C diff utgang = 2 2 C diff minimum C diff minumum = 6 C diff min = 1.2f F. 2b Effektiv motstand for nedtrekk er R+R = 2R og for opptrekket får vi 2R/2+2R/2 = 2R. Parasittisk tidsforsinkelse er gitt av t pd = 2R6C diff min = 12RC diff min = 4τ. For å finne logisk effort må vi doble breddene slik at effektiv motstand tilsvarer en enhetsinverter, =2 og P = 4. Dette gir samme strøm som enhetsinverter, men nå er transistorbreddene doblet slik at logisk effort g = 2. 2c Vi må først finne lasten som inverterne representerer. Vi starter med å finne gatekapasitans for en minumums transistor C g minimum = C ox W minimum L minimum ( ) F/cm = 0.4µm0.2µm cm (Fortsettes på side 4.)
4 Eksamen i Løsningsforslag, Side 4 = F µm µm2 = 8.66 ff µm µm2 0.7f F. Videre antar vi at en HI-skew inverter har dobbel pmos bredde i forhold til en enhetsinverter, dvs. P=4, som gir en total gatakapasitans pr. inverter lik 5C g minimum. Vi kan beregne den totale kapasitansen for utgangen C utgang = C diff utgang C g minimum = 1.2fF fF = 15.2fF ff. Dette gir en tidsforsinkelse for porten t pd = 2R C utgang = 6kΩ 15.2fF = 91.2ps. 2d Vi kan halvere pmos transistore for å gjøre porten LO-skew. Dette gir total utgangskapasitans C utgang LO = ( ) C diff minimum + 20 C g minimum = 4C diff minimum + 20 C g minimum = 4 0.2fF + 14fF = 14.8f F. I dette tilfellet må vi huske på at tidsforsinkelse for opptrekk av utgangen Y øker fordi den effektive motstanden i dette tilfellet blir 2R + 2R = 4R, som gir tidsforsinkelse for opptrekk lik t pd opptrekk = 4R 14.8fF = 177.6ps. Tidsforsinkelsen for nedtrekket blir t pd nedtrekk = 2R 14.8fF = 88.8ps, som gir en gjennomsnittlig tidsforsinkelse t pd = 133.2ps. For å gjøre porten HI skew må vi doble bredden på pmos transistorene som står i serie. Det er ikke nødvendig å endre bredden på pmos transistoren som er kontrollert av inngang C fordi den effektive mostanden som denne transistoren representerer er halvparten av de to pmo transistorene i serie. Den totale utgangskapasitansen blir da C utgang HI = ( ) C diff minimum + 20 C g minimum (Fortsettes på side 5.)
5 Eksamen i Løsningsforslag, Side 5 = 8C diff minimum + 20 C g minimum = 8 0.2fF + 14fF = 15.6f F. Effektiv motstand for opptrekket blir da 2R/4 + 2R/4 = R som gir tidsforssinkelsen t pd opptrekk = R 15.6fF = 46.8ps. Tidsforsinkelse for nedtrekk blir t pd nedtrekk = 2R 15.6fF = 93.6ps, som gir en gjennomsnittlig tidsforsinkelse t pd = 70.2ps. 3a Oppgave 3 AD portene har logisk effort lik 4/3, OR porten har logisk effeort lik 5/3 og inverteren har logisk effort lik 1. Logisk effort for kjeden blir G = = Kjedens elektriske effort blir lik H = 4 3/x = 12/x. Vi ser at den er en forgening etter første inverter. Kjedens forgreningseffort blir da B = y + y + y y = 3. 3b Kjedens effort F = GBH = (2880/27x)). Kjedens optimale port effort blir f = ((2880)/(27x)) 1/3 =. Parasittisk tidsforsinkelse for kjeden blir P = = 6. Minimum kjedeforsinkelse blir D = 3 f + P = 3 ((2880)/(27x)) 1/ Vi antar at parasittisk kjedeforsinkelse er halvparten av minumum kjedeforsinkelse, som gir 3 ( ) /3 x 1/3 = P 27 (Fortsettes på side 6.)
6 Eksamen i Løsningsforslag, Side 6 ( ) /3 ( ) 3 x 1/3 = 27 P ( ) x = P 3 27 = = , (1) som gir nmos- og pmos transistorstørrelse 6.5. Dette gir minimum kjedeforsinkelse D = 12τ. 3c Vi må finne effektiv motstand i opptrekk og nedtrekk R opptrekk = 2R P R nedtrekk = 3 R. En port uten skew betyr at R opptrekk eksempel = 2 og P = 3. = R nedtrekk, dvs. = (3/2)P, for 3d En dynamisk AD3 port er vist i figur 4. Logisk effort for nedtrekket blir g nedtrekk = = ( ) 1 3e Fornuftig verdi for er 4. Parasittisk tidsforsinkelse for nedtrekket blir P nedtrekk = (Fortsettes på side 7.) ( ) R effektiv (1 + ) C = R effektiv (1 + ) C
7 Eksamen i Løsningsforslag, Side 7 φ P Y A B C Figur 4: AD3 port. = R (1 + 4) C = 5RC = 5 3 τ. 3f Motstanden og kapasitansen i en leder, typisk metall, er proposjonal med lengden på lederen. Dette vil gi en stor tidsforsinkelse for signaler som skal transporteres langt. Det er vanlg å bruke de øverste metallag for distribusjon av forsyningsspenniger og klokker, pga liten egenmotstand.
Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen.
Eksamen Vår 2006 INF400 INF400 Eksamen vår 2006 0.06. /9 Oppgave a Gitt funksjonen Y (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. INF400 Eksamen vår
DetaljerUNIVERSITETET I OSLO
UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: IN3400 igital mikroelektronikk ksamensdag: 1. juni 013 Tid for eksamen: 09.00 13.00 Oppgavesettet er på 6 sider. Vedlegg: Ingen Tillatte
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF3400 Digital mikroelektronikk Eksamensdag: 10. juni 2011 Tid for eksamen: 9.00 13.00 Oppgavesettet er på 5 sider. Vedlegg:
DetaljerUNIVERSITETET I OSLO
UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: INF400 igital mikroelektronikk ksamensdag: 11. juni 2008 Tid for eksamen: Oppgavesettet er på 5 sider. Vedlegg: Ingen Tillatte hjelpemidler:
DetaljerPENSUM INF spring 2013
PENSUM INF3400 - spring 2013 Contents 1 Kjede med porter 2 1.1 Logisk effort for portene....................................... 2 1.2 Kritisk signalvei........................................... 2 1.3
DetaljerLøsningsforslag DEL1 og 2 INF3400/4400
Løsningsforslag L1 og 2 INF3400/4400 NGVR RG I. Oppgaver. Oppgave 1.3 Tegn en MOS 4-inngangs NOR port på transistor nivå..1 Løsningsforslag 0 0 1 0 1 0 11 0 1 0 0 Fig. 2. NOR port med fire innganger. Fig.
DetaljerLøsningsforslag DEL1 og 2 INF3400/4400
Løsningsforslag L og 2 INF3400/4400 NGVR RG. Oppgave.3 I. Oppgaver Tegn en MOS 4-inngangs NOR port på transistor nivå.. Løsningsforslag 0 0 0 0 0 0 0 Fig. 2. NOR port med fire innganger. Fig.. To-inngangs
DetaljerTips og triks til INF3400
Tips og triks til INF3400 Joakim S. Hovlandsvåg 11. desember 2008 1 Opp- og nedtrekk - kap1 Ved inverterte formlar gjeld følgande: i nedtrekk blir ei seriekobling, opptrekk får parallellkobling
DetaljerDel 6: Tidsforsinkelse i logiske kjeder
el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold Tidsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære
DetaljerFormelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG
1 Formelsamling INF3400 Våren 014 Del 1 til 8 YNGVAR BERG I. MOS TRANSISTORER, TABELLENE I - X Formelsamlingen inneholder de mest aktuelle konstanter Tabell II, prosessparametre Tabell III og elektriske
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007
INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 3 Våren 2007 YNGVA BEG I. Del 3 A. Eksamensoppgave 2005 Hvorfor trengs buffere (repeaters) for å drive signaler over en viss avstand? Hvilke metallag
DetaljerIN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39
IN 4 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 5/9-00 uke 39 ) Skisser en standard CMOS inverter. Anta ßnßp. Tegn opp noen drain-source karakteristikker for begge transistorene. Bytt ut Vds og
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG
INF/ Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 6 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Gjennomføring Teori, eksempler og oppgaver knyttet til DEL 8 (og DEL blir gjennomgått
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 8
INF Digital Mikroelektronikk Løsningsforslag DEL 8 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Oppgaver. Oppgave. Finn strømlekkasje i svak inversjon i en inverter ved romtemperatur når inngangen
DetaljerObligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad
Obligatorisk oppgave i INF44 for Jan Erik Ramstad Jan Erik Ramstad Institutt for Informatikk Universitetet i Oslo janera@fys.uio.no 5. februar 6.5 DC karakteristikk for en inverter.5 Vut (V).5 4 Bakgrunn
DetaljerDel 9: Dynamisk CMOS
Del 9: Dynamisk CMOS NGVR ERG I. Innhold Dynamiske retser blir gjennomgått. Problemer med dynamiske kretser diskuteres. Domino logikk og dual-rail domino logikk blir presentert. Problemer med ladningsdeling
DetaljerDel 5: Statisk digital CMOS
Del 5: Statisk digital CMOS NGVR ERG I. Innhold Modeller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell gjennomgått.
DetaljerIN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36
IN 41 VLI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 1) Beregn forsterknings faktoren ß for en nmofet fabrikkert i en prosess med: µ = 600cm/V s (Elektronmobilitet for n-dopet materiale) ε = 5
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold Vi ser på CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken.
DetaljerCMOS inverter DC karakteristikker og hvordan transistorstørrelser
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon
DetaljerTI dsforsinkelse i kjeder med logiske porter. Beregning av
el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold TI dsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14
INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 YNGVA BEG A. Forsinkelse i interkonnekt Gitt en 3mm lang og 0.4µm bred leder i metall 2 i en 180nm prosess med egenmotstand 0.04Ω/ og
DetaljerMO deller for tidsforsinkelse i logiske porter blir gjennomgått.
Del 5: Statisk digital CMOS NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell
DetaljerDel 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler
Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold Enkle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS INVERTER DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1411 Introduksjon til elektroniske systemer Eksamensdag: 1. juni 2015 Tid for eksamen: 4 timer Oppgavesettet er på 5 sider
DetaljerTFE4101 Krets- og Digitalteknikk Høst 2016
Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 5 Boolske funksjoner, algebraisk forenkling av
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CM OS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristiken. Definsisjon
DetaljerTR ansistormodellen utvides med en modell for strøm i
el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekasjemodeller
DetaljerMO deller for tidsforsinkelse i logiske porter blir gjennomgått.
Del 5: Statisk digital CMOS 1 NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell
DetaljerUNIVERSITETET I OSLO.
UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FYS1210 - Elektronikk med prosjektoppgaver Eksamensdag : 1. juni 2007 Tid for eksamen : Kl. 14:30 17:30 (3 timer) Oppgavesettet
DetaljerINF 5460 Elektrisk støy beregning og mottiltak
INF 5460 Elektrisk støy beregning og mottiltak Obligatorisk oppgave nummer 3. Frist for levering: 30 April (kl 23:59). Vurderingsform: Godkjent/Ikke godkjent. Oppgavene leveres på individuell basis. Oppgavene
DetaljerTR ansistormodellen utvides med en modell for strøm i svak
el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekkasjemodeller
DetaljerEN kle modeller for MOS transistor kapasitanser gjennomgås,
Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.
DetaljerEN kle modeller for MOS transistor kapasitanser gjennomgås,
Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffudjonskapasitanser.
DetaljerINF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss
INF3400 Uke 14 13.05. 4.6 Wire Engineering 4.7 Design Margins INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal og lavt effektforbruk
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG
Side av 8 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen
DetaljerUNIVERSITETET I OSLO.
UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FYS1210 - Elektronikk med prosjektoppgaver Eksamensdag : 1. juni 2011 Tid for eksamen : 09:00 (3 timer) Oppgavesettet er
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1411 Elektroniske systemer Eksamensdag: 4. juni 2012 Tid for eksamen: 14:30 18:30 Oppgavesettet er på 5 sider Vedlegg: Ingen
DetaljerKonstruksjon av gode ledninger
4.6 Wire Engineering 4.7 Design Margins INF3400 Del 14 Øivind NæssN INF3400/4400 våren Design av ledere og design marginer 1/25 Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG
Side av 8 NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen
DetaljerGJ ennomgang av CMOS prosess, tverrsnitt av nmos- og
Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring
DetaljerUNIVERSITETET I OSLO
Side 1 UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1400 Eksamensdag: Fredag 3. desember Tid for eksamen: kl. 14:30-18:30 (4 timer). Oppgavesettet er på side(r) 7 sider
DetaljerForelesning 8. CMOS teknologi
Forelesning 8 CMOS teknologi Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder Designeksempler (Cadence) 2 Halvledere (semiconductors) 3 I vanlig
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
Side av 9 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 9
IF00 Digital Mikroelektroikk Løsigsforslag DEL 9 I. Oppgaver. Oppgave 6.7 Teg trasistorskjema for dyamisk footed igags D og O porter. gi bredde på trasistoree. va blir logisk effort for portee?. Løsigsforslag
DetaljerUNIVERSITETET I OSLO.
UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : Eksamens dag : Tid for eksamen : Oppgavesettet er på 6 sider Vedlegg : Tillatte hjelpemidler : FYS1210-Elektronikk med prosjektoppgaver
DetaljerGJ ennomgang av CMOS prosess, tverrsnitt av nmos- og
Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring
DetaljerINF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss
INF3400 Forel. #15 20.05. Avansert CMOS INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect Interconnect -skalering 4.9.3 Teknologi
DetaljerUNIVERSITETET I OSLO.
UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FYS1210 - Elektronikk med prosjektoppgaver Eksamensdag : 6. juni 2012 Tid for eksamen : 09:00 (3 timer) Oppgavesettet er
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk - naturvitenskapelige fakultet Eksamen i : FYS1210 - Elektronikk med prosjektoppgaver Eksamensdag : Tirsdag 7. juni 2016 Tid for eksamen : 09:00 12:00 (3 timer) Oppgavesettet
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Side 1 Det matematisk-naturvitenskapelige fakultet Eksamen i INF 1411 Introduksjon til elektroniske systemer Eksamensdag: 30. mai 2010 Tid for eksamen: 3 timer Oppgavesettet er på
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44 93 / 902 08 317
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: FYS3230 Sensorer og måleteknikk Eksamensdag: Mandag 16. desember Tid for eksamen: 09:00 12:00 Oppgavesettet er på: 2 sider Vedlegg:
DetaljerOversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap
Avansert CMOS INF3400 Del 15 Øivind NæssN INF3400 Del 15 18.05. 1/30 Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect -skalering 4.9.3 Teknologi roadmap 4.9.4 Design-påvirkninger 5.4.1
DetaljerFYS1210. Repetisjon 2 11/05/2015. Bipolar Junction Transistor (BJT)
FYS1210 Repetisjon 2 11/05/2015 Bipolar Junction Transistor (BJT) Sentralt: Forsterkning Forsterkning er et forhold mellom inngang og utgang. 1. Spenningsforsterkning: 2. Strømforsterkning: 3. Effektforsterkning
Detaljerg m = I C / V T = 60 ms r π = β / g m = 3k3
Forslag til løsning eksamen FYS20 vår 20 Oppgave Figure viser en enkel transistorforsterker med en NPN-transistor BC546A. Transistoren har en oppgitt strømforsterkning β = 200. Kondensatoren C har verdien
DetaljerFasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1
Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar
DetaljerEksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG
Side 1 av 17 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44
DetaljerEKSAMEN Løsningsforslag Emne: Fysikk og datateknikk
Emnekode: ITD006 EKSAMEN Løsningsforslag Emne: Fysikk og datateknikk Dato: 09. Mai 006 Eksamenstid: kl 9:00 til kl :00 Hjelpemidler: 4 sider (A4) ( ark) med egne notater. Kalkulator. Gruppebesvarelse,
DetaljerForelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer
Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Dagens temaer er hentet fra
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk - naturvitenskapelige fakultet Eksamen i : FYS1210 - Elektronikk med prosjektoppgaver Eksamensdag : Tirsdag 2. juni 2015 Tid for eksamen : 09:00 12:00 (3 timer) Oppgavesettet
DetaljerUNIVERSITETET I OSLO.
UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FY-IN 204 / FY108 Eksamensdag : 16 juni 2003 Tid for eksamen : Kl.0900-1500 Oppgavesettet er på 5 sider. Vedlegg : Logaritmepapir
DetaljerObligatorisk oppgave 4 i INF4400 for Jan Erik Ramstad
Obligatoris oppgave i INF for Jan Eri Ramstad Jan Eri Ramstad Institutt for Informati Universitetet i Oslo janera@fys.uio.no. Mars6 6. april Bagrunn Worst case transient simulering NAND port Oppgave I
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1411 Introduksjon til elektroniske systemer Eksamensdag: 28. mai 2014 Tid for eksamen: 4 timer Oppgavesettet er på 6 sider
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: 2. juni 2006 Tid for eksamen: 09.00 12.00 Oppgavesettet er på 5 sider. Vedlegg: INF-MAT 3370/INF-MAT 4370 Lineær
DetaljerHØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi
HØGSKOLEN SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 0.1.009 Varighet/eksamenstid: Emnekode: 5 timer EDT10T Emnenavn: Elektronikk 1 Klasse(r): EL Studiepoeng: 7,5 Faglærer(e): ngrid
DetaljerForelesning 4. Binær adder m.m.
Forelesning 4 Binær adder m.m. Hovedpunkter Binær addisjon 2 er komplement Binær subtraksjon BCD- og GRAY-code Binær adder Halv og full adder Flerbitsadder Carry propagation / carry lookahead 2 Binær addisjon
DetaljerUNIVERSITETET I OSLO.
UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FY-IN 204 Eksamensdag : 18 juni 2002 Tid for eksamen : l.0900-1500 Oppgavesettet er på 5 sider. Vedlegg Tillatte hjelpemidler
Detaljerg m = I C / V T g m = 1,5 ma / 25 mv = 60 ms ( r π = β / g m = 3k3 )
Forslag til løsning på eksamensoppgavene i FYS1210 våren 2011 Oppgave 1 Figure 1 viser en enkel transistorforsterker med en NPN-transistor BC546A. Transistoren har en oppgitt strømforsterkning β = 200.
DetaljerEksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Lørdag 5. juni Tid. Kl LØSNINGSFORSLAG
Side 1 av 15 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Bjørn B. Larsen 73 59 44 93 / 902 08 317 (Digitaldel) Ingulf Helland
DetaljerFasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1
Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 72 Bjørn B. Larsen 73 59 93 / 902 08 37 i emne
DetaljerUNIVERSITETET I OSLO.
UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FY-IN 204 Eksamensdag : 2 september 1998 (utsatt grunnet streik V-98) Tid for eksamen : l.0900-1500 Oppgavesettet er på
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Mandag 4. august Tid. Kl LØSNINGSFORSLAG
NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44 93 / 902 08 317
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
Side av 2 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 / 92
DetaljerEKSAMEN. Oppgavesettet består av 3 oppgaver. Alle spørsmål på oppgavene skal besvares, og alle spørsmål teller likt til eksamen.
EKSAMEN Emnekode: ITD12011 Emne: Fysikk og kjemi Dato: 6. Mai 2016 Eksamenstid: kl.: 9:00 til kl.: 13:00 Hjelpemidler: 4 sider (A4) (2 ark) med egne notater. Ikke-kommuniserende kalkulator. Gruppebesvarelse,
DetaljerForslag til løsning på eksamen FYS1210 våren Oppgave 1
Forslag til løsning på eksamen FYS1210 våren 201 Oppgave 1 Nettverksanalyse. Legg spesielt merke til diodenes plassering. Figur 1 viser et nettverk bestående av en NPN silisium transistor Q1 ( β = 200
DetaljerLøsningsforslag til EKSAMEN
Løsningsforslag til EKSAMEN Emnekode: ITD0 Emne: Fysikk og kjemi Dato: 9. April 04 Eksamenstid: kl.: 9:00 til kl.: 3:00 Hjelpemidler: 4 sider (A4) ( ark) med egne notater. Ikke-kummuniserende kalkulator.
DetaljerEksamensoppgave i TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
Institutt for elektronikk og telekommunikasjon LØSNINGSFORSLAG KRETSDEL Eksamensoppgave i TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK Faglig kontakt under eksamen: Ragnar Hergum - tlf. 73 59 20 23 / 920 87
DetaljerLØSNINGSFORSLAG KRETSDEL
NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44 93 / 902 08 317
DetaljerEmnenavn: Fysikk og kjemi. Eksamenstid: 9:00 til 13:00. Faglærer: Erling P. Strand
Løsningsforslag til EKSAMEN Emnekode: ITD20 Dato: 30 April 209 Hjelpemidler: 4 sider (A4) (2 ark) med egne notater. Ikke-kommuniserende kalkulator. Gruppebesvarelse, som blir delt ut på eksamensdagen til
DetaljerEksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
Side 1 av 12 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44
DetaljerUNIVERSITETET I OSLO.
UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : Eksamens dag : Tid for eksamen : Oppgavesettet er på 6 sider Vedlegg : Tillatte hjelpemidler : FYS1210-Elektronikk med prosjektoppgaver
DetaljerEksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG
Side av 7 NORGES TEKNISKNATURITENSKAPLIGE UNIERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 7 59 2 2 / 92 87 72 Bjørn B. Larsen 7 59 44 9 Eksamen i emne
DetaljerForelesning nr.7 IN 1080 Elektroniske systemer. Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L
Forelesning nr.7 IN 1080 Elektroniske systemer Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L Dagens temaer Induksjon og spoler RL-kretser og anvendelser Fysiske versus ideelle
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 11 Latcher og vipper
INF3400 igital Mikroelektronikk Løsningsforslag EL 11 er og vipper NGVAR BERG I. Oppgaver A. Forklar hvordan en statisk latch virker A.1 Løsningsforslag Teori Fig. 3. ynamisk latch med transmisjonsport
DetaljerEKSAMEN Emnekode: ITD12011
EKSAMEN Emnekode: ITD12011 Dato: 27.4.2018 Hjelpemidler: 4 sider (A4) (2 ark) med egne notater Ikke-kommuniserende kalkulator Gruppebesvarelse, som blir delt ut på eksamensdagen til de som har fått den
DetaljerFYS Forslag til løsning på eksamen våren 2014
FYS1210 - Forslag til løsning på eksamen våren 2014 Oppgave 1 Figure 1. viser en forsterker sammensatt av 2 operasjonsforsterkere. Operasjonsforsterkeren 741 har et Gain Band Width produkt GBW = 1MHz.
DetaljerFYS1210 Løsningsforslag Eksamen V2018
FYS1210 Løsningsforslag Eksamen V2018 Morgan Kjølerbakken Oppgave 1 Kondensatorer og filtre (totalt 5 poeng) 1 a. Beskrivelse av hvordan kondensatoren lades opp er gitt av differensial likningen V = 1
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: mai 2002 IN 155 Digital Signalbehandling Tid for eksamen: 6. mai 9.00 21. mai 12.00 Oppgavesettet er på 5 sider.
DetaljerUNIVERSITETET I OSLO
Side 1 UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1400 Eksamensdag: 29.november 2012 Tid for eksamen: kl. 14.30 18.30 Oppgavesettet er på 4 side(r) Vedlegg: 0 sider
DetaljerKONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.
el 11: Latcher og vipper 1 NGVAR BERG I. Innhold KONVENSJONELLE latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser og klokkepulser blir diskutert. Lacher og vipper med, og able
DetaljerUNIVERSITETET I OSLO.
UNIVESITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FYS204 Eksamensdag : 11 juni 1996. Tid for eksamen : Kl.0900-1500 Oppgavesettet er på 5 sider. Vedlegg : 4 stk. logaritmepapir
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1400 Digital teknologi Eksamensdag: 3. desember 2008 Tid for eksamen: 14:30 17:30 Oppgavesettet er på 5 sider Vedlegg: 1 Tillatte
DetaljerFigur 1. 1e) Uten tilkopling på inngangene A og B - Hva er spenningen på katoden til dioden D1? 1,4 volt
Forslag til løsning på eksamen FYS1210 våren 2013 Oppgave 1 Nettverksanalyse. Legg spesielt merke til diodenes plassering. Figur 1 viser et nettverk bestående av en NPN silisium transistor Q1 ( β = 200
DetaljerForslag til løsning på Eksamen FYS1210 våren 2008
Oppgave 1 Forslag til løsning på Eksamen FYS1210 våren 2008 1a) Hvor stor er strømmen gjennom? 12 ma 1b) Hvor stor er strømmen gjennom? 6 ma 1c) Hva er spenningen i punktene AA og BB målt i forhold til
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: FYS1000 Eksamensdag: 17. august 2017 Tid for eksamen: 14.30-18.30, 4 timer Oppgavesettet er på 5 sider Vedlegg: Formelark (2
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 12
INF3400 Digital Mikroelektronikk øsningsorslag DE 12 NGVR ERG I. DE 12 Del 12 og 13: Passtransistor- og dierensiell MO logikk. II. Oppgaver Tegn sjematikk or en 4:1 multiplekser med innganger,, og, og
Detaljer