UNIVERSITETET I OSLO

Transkript

1 UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: INF400 igital mikroelektronikk ksamensdag: 11. juni 2008 Tid for eksamen: Oppgavesettet er på 5 sider. Vedlegg: Ingen Tillatte hjelpemidler: lle trykte og skrevne, og kalkulator Kontroller at oppgavesettet er komplett før du begynner å besvare spørsmålene. 1a Oppgave 1 x y Q G z Figur 1: Kjede med porter. Finn logisk effort for portene og logisk effort for kritisk signalvei. G NN2 = 4/, G NOR2 = 5/ og G INV = 1. Kritisk signalvei går fra inngang / til G. Logisk effeort for kritisk signalvei G = = b nta at utgangen skal drive 2 minimumsinvertere. Finn elektrisk effort og kjedens effort F. kstern last blir 2 = 6, kjedens elektriske effort H = 6 x effort F = G H = = x x og kjedens (Fortsettes på side 2.)

2 ksamen i INF400, 11. juni 2008 Side 2 1c Hva blir optimal effort for portene? Finn transistorstørrelser for minimum kjedeforsinkelse når parasittisk tidsforsinkelse utgjør halvparten av kjedeforsinkelsen. Vi har optimal effort når parasittisk tidsforsinkelse utgjør halvparten av total tidsforsinkelse for kjeden. Parasittisk tidsforsinkelse er P = = 5.. Vi har da at N F 1 = P, dvs. f = F 1 = Vi finner x ved = 5. x ette gir x = 8 2 = Porten er en NN2 som gir følgende fordeling 5 2 mellom bredde på N og P transistorer: N + P = og N = P, som gir N = P = Vi har videre at Q = 6 1 = 18 =.6. For inverteren har vi f 5 N + P =.6 og P = 2N, som gir N = 1.2 og P = 2.4. Vi har videre at y =.6 (5/) =.6. For inverteren har vi N + P =.6 og P = 4N. Minste f bredde er lik 1 og dermed blir N = 1 og P = d Hvordan vil du implementere G ved hjelp av en komplementær MOS port? 1e G = ( + ) =. ette er en NN port. Hva blir stige- og falltid for en komplementær MOS implementasjon for G? Vi finner parasittisk kapasitans for porten, dvs. vi tar bare med utgangskapasitanser og tar ikke hensyn til deling. a får vi en parasittisk tidsforsinkelse lik 9R =. Oppgaven så langt er på dette presisjonsnivået og da er det fornuftig å fortsette på tilsvarende nivå. Total tidsforsinkelse kan uttrykkes som t r/f = (9 + 6) R = 15R = 5. 2a Oppgave 2 Tegn transistorskjema for en komplementær MOS port for funksjonen Y = ( + ) ( + ). er vist i figur 2. (Fortsettes på side.)

3 ksamen i INF400, 11. juni 2008 Side Y 2b Figur 2: Y = ( + ) ( + ). Gitt µ n = 2µ p. Finn transistorstørrelser slik at worst case stige- og falltid blir like. Worst case nedtrekk er gitt av inngsverdiene = = = 1 og = = 0. Vi må da ta med parasitt (diffusjons-) kapasitanser i alle interne node. For worst case opptrekk har vi = = 1 og = = = 0 dom også inkluderer alle interne parasittkapasitanser. Worst case stige og falltid blir da like og vi dimensjonerer kretsen slik at effektiv worst case motstand blir lik for opptrekk og nedtrekk. er vist i figur. Worst case stige- og falltid blir da t = ( ) R = 28R. 2c Finn transistorstørrelser slik at den minste stige- og falltid blir like. Minste falltid er gitt når alle inganger er 1. Vi setter transistorstørrelser på nmos transistorer lik N og pmos transistorer lik P. vi får da en effektiv motstand for best case falltid R minf = R R + 2R R = R + 2R = 7R. For N N N N 2N N 6N nedtrekket får vi totalt ( ) = 16. vs. minste falltid t minf = 7R 16. For opptrekket har vi (( 2R + ) ) ( 2R 6N P P 2R P 2R + ) 2R P P = 12R og total 7P kapasitans ( ) = 19. ette gir minste stigetid t minr = 12R 19. 7P Vi setter t minf = t minr og får P = 1.74N. (Fortsettes på side 4.)

4 ksamen i INF400, 11. juni 2008 Side Y 6 2d Figur : Y = ( + ) ( + ). nta at portene skal drive fire minimumsinvertere. ruk lmore og finn tidsforsinkelse når = = 1 og = = = 0. Vi bruker resultatet i figur. = = 1 og = = = 0 gir aktivt nedtrekk. t elmore = R 6 + 2R 7 = 20R. Oppgave Gjelder generelt for teorispørsmål: SKRIV MR OG RUK GN OR, FLTT INN SÅ MY U MNR R RLVNT OG HR TI TIL. a Hva er latchup? - ufullstendig Få med forover forspente pn-overgange, aktiverte bipolare transistorer som forsterker hverandre og lager en effektiv kortsluning mellom jord og vdd. b Hva er støymargin? Hvordan påvirkes støymarginen av teknologiutviklingen (liten L)? (Fortsettes på side 5.)

5 ksamen i INF400, 11. juni 2008 Side 5 - ufullstendig Liten L gir lav forsterkning og dermed mindre støymargin og robusthet. n ports evne til å tolke logiske verdier må være bedre enn portenes garanterte utgangsverdier. c Forklar forskjeller på dynamisk og statisk logikk. - ufullstendig Statisk logikk er drevet til enhver tid, mens dynamisk porter ikke alltid har drevne utganger. d Forklar forskjeller på dynamisk og statisk effektforbruk. - ufullstendig Statisk effektforbruk er effekten som brukes for å holde stabile logiske verdier, mens dynamisk effekt brukes for å endre logiske verdier.