2-komplements representasjon. Binær addisjon. 2-komplements representasjon (forts.) Dagens temaer

Transkript

1 2 Dgens temer Dgens temer hentes fr kpittel 3 i Computer Orgnistion nd Architecture Kort repetisjon 2-komplements form Binær ddisjon/sutrksjon Aritmetisk-logisk enhet (ALU) Sekvensiell logikk RS-ltch 2-komplements representsjon Brukes for å representere inære tll med fortegn. Det mest signifikte it et ngir om tller er positivt eller negtivt Positive tll: Som før Negtive tll: Representeres ved å invertere lle it ene i det tilsvrende positive tllet og legge til. Eksempel: Konvertere 7 til 7 i inær 2-komplements form ) 7 = 2 2) Inverterer lle it ene: 3) Legger til : + = 2-komplements representsjon (forts.) Ikke lenger mulig å lgre like store positive tll. Verdiområdet er endret fr 2 n - til 2 n- 2 n- for et n-its inært tll. 3 Eksempel 4 it kn representere tll fr til 5 uten fortegn, eller tll fr 8 til 7 på 2- komplements form Fordelen ved 2-komplements forrm er t ddisjon og sutrksjon lir smme opersjon, dvs ddisjon! Binær ddisjon Tilsvrer ritmetisk ddisjon i titlls-systemet Eksempel + 4 Notsjonen = n- n-2.. rukes for å ngi enkelt-it ene i et tll som er n it lngt. Snnhetsverditell for hlvdder: S C S = + C =

2 6 5 Binær ddisjon (forts.) Kretsen klles hlvdder fordi den ikke tr hensyn til eventuelle menteit fr itddisjonen til høyre. Tr mn hensyn til menteit fr itposisjon til høyre klles kretsen en fulldder: i S i + S i = i + i + i + i + = i + i + er menteit et som le generert i posisjonen til høyre for posisjon i, mens + er menteit et som le generert i posisjon i. Binær ddisjon (forts.) Skriver om uttrykkene for S i og + S i = i + i + i + i = i ( + ) + i ( + ) = i ( + ) + i ( + ) = i ( + ) = i + = i + i + = ( i + ) + i = ( i ) + i Hlvdder Binær ddisjon (forts.) For å ddere tll med flere it setter mn smmen fullddere: C 4 FA FA FA FA 7 C 3 C 2 8 C C S 3 S 2 S S Svkhet: Mentepropgering (siste itposisjon kn ikke eregnes for de foregående er eregnet) Dtpth og ALU Dtpth: Den delen v en CPU hvor eregninger forets (åde ritmetiske og logiske, inkludert dresseeregninger) Aritmetisk-Logiske Enhet (ALU) utfører logiske og ritmetiske opersjoner på to input-vrile i dt pth. En CPU hr flere ALU er slik t eregninger kn forts i prllell, f.eks eregning v dresser (neste instruksjon) og utføring v selve instruksjoner Mye energi legges ned i å optimlisere designet v en ALU for å få mksiml ytelse

3 Dtpth og ALU (forts.) Betyr t signlet estår v flere it (uss), og er hver på n it 9 Opertion Antll it i Opertion er vhengig v ntll ulike opersjoner som ALUen kn utføre -its ALU -its ALU som kn utføre AND eller OR Kn designes med en MUX, AND og OR porter. Opertion M U X Opertion AND OR Funksjonen ALU en utfører er mo. styrr (kontrollert v Opertionsignlet) -its ALU (forts.) -its ALU som kn utføre AND, OR eller ddisjon n Opertion Add 2 3 M U X Opertion AND OR + + n Ingen funksjon C out -its ALU (forts.) -its ALU som kn utføre AND, OR, ddisjon eller sutrksjon Invert_ n 2 Add C out 2 3 Opertion M U X Invert_ Opertion AND OR + + n Ingen funksjon AND OR + + n Ingen funksjon

4 4 Invert_ C Opertion in n-its ALU 3 it ALU out Setter smmen -its ALU er Legg merke smmenkolingen v n og Invert_ på ALU for å gi riktig mente inn å legge til ved sutrksjon (forutsetter 2-komplements form) it ALU out 5 5 it ALU out 5 Sekvensiell logikk Hvis output fr en krets kun er vhenghig v nåværende input, klles den komintorisk Hvis output fr en krets er vhengig v nåværende og tidligere input, klles kretsen sekvesiell. Den må d inneholde minne eller hukommelse Alle dtmskiner inneholder en lnding v komintorisk logikk og hukommelse. Hukommelse finnes i mnge vrinter vhengig v hv de skl rukes til: I RAM rukes spesilisert teknologi sert på lgring v elektriske ldinger (kondenstorer) Inne i CPU en rukes hukommelse sert på logiske porter. En mengde ndre typer som DVD, CD, FPGA, Flsh, (E)PROM etc. (Kommer tilke til disse senere i kurset) Sekvensiell logikk I synkrone sekvensielle kretser skjer endringen(e) i output smtidig med endringen i et klokkesignl, eller når klokkesignlet enten er eller I synkrone sekvensielle kretser skjer endringene i output med en gng uten noe klokkesignl. Asynkrone kretser er rskere, men enyttes sjelden fordi de er mye vnskligere å designe og teste Klokkefrekvensen f = /klokkeperioden 5 Høyere frekvens etyr kortere tid mellom hver gng en endring kn skje Pentium 4 kjører på over 3 GHz Eksperimentelle trnsistorer kn skifte mellom og med en frekvens på 57 GHz! Klokkeperiode Stigende flnke Fllende flnke RS-ltch Hukommelseselement med to innsignler: S(et) og R(eset), og to utgnger Q og Q Q og Q er definert som inverterte verdier v hverndre; utgngsverdien hentes normlt fr Q-utgngen lene. 6 RS-ltchen rukes sjelden direkte, (men ndre typer hukommelsesceller ygger på den) RS-ltchen er synkron siden den ikke enytter et klokkesignl for å styre overgngen mellom to forskjellige verdier på utgngen skl finne sted.

5 8 RS-ltch (forts.) 7 Anlyserer kretsen for S = og R = S= P Q=? NAND R= P2 Q = Kn ikke estemme utgngen fr P (Q) uten å vite hv q er Utgngen fr port P2 (Q ) er, fordi en på en v inngngene lltid vil gi en Dermed er Q = q =, og d lir utgngen fr port P (Q) lik. RS-ltch (forts.) Anlyserer kretsen for S = og R = S= P Q= NAND R= P2 Q =? Kn ikke estemme utgngen fr P2 (Q ) uten å vite hv q er Utgngen fr port P (Q) er, fordi en på en v inngngene lltid vil gi en Dermed er Q = q =, og d lir utgngen fr P2 (Q ) lik. RS-ltch (forts.) Anlyserer kretsen for S = og R = S= P Q=? NAND R= P2 Q =? 9 Kn verken estemme Q eller Q fordi vi må kjenne den ene for å finne den ndre. Siden Q (eller Q ) åde kn være og, må vi vite hv forrige inputverdi vr: S R Q Q Kommentr Etter S = og R = Etter S = og R = RS-ltch (forts.) Ssite tilfellet: S = og R = S= P Q= 2 NAND R= P2 Q = Både Q og Q er lik. men er i konflikt med definisjonen v Q og Q I design unngås denne kominsjonen (S = R = ).

6 Oppsummering RS-ltch S R Q Q Kommentr 2 Etter S = og R = Etter S = og R = RS-ltch kn også konstrueres med NOR-porter (se ukeoppgve) Ulemper ved RS-ltch Utgngen vil endre seg så fort inngngen endrer seg. = R = gir en ikke-definert tilstnd på utgngen; kn være vnskelig å kontrollere t ikke S og R er smtidig S Foredring v RS-ltch Ved å utvide kretsen med 2 NAND-porter og en inverter: Forhindrer mn t utgngen endrer seg når WE (Write Enle) er, siden åde S = R =, og dermed eholdes verdien til Q Inverteren forhindrer t S=R= smtidig NAND 22 Når WE = vleses D, og fører til t ENTEN S = og R = (D = ) ELLER S = og R = (D = ). Når WE går til igjen, vil verdien Q forli uendret helt til WE lir og D eventuelt endrer verdi.