GJ ennomgang av CMOS prosess, tversnitt av nmos- og

Transkript

1 Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tversnitt av nmos og MOS og tverrsnitt av CMOS inverter. Enkel forklaring å begreer som akkumulasjon, delesjon og inversjon. Enkel fysikalsk forklaring å transistor som er i lineært område og metning. Enkle førsteordens strømligninger for nmos og MOS transistorer. Alle henvisninger til figurer er relevant for Weste & Harris [].. Innhold.. MOS transistor i tverrsnitt. Kaittel.3 side CMOS Inverter tversnitt. Kaittel.5. side Akkumulasjon, delesjon og inversjon. Kaittel. side Enkel beskrivelse av MOS transistor. Kaittel. side Enkel MOS transistor modell. Kaittel. side II. MOS transistor i tverrsnitt (Kaittel.3 side 7 9) tye Si Si Si Si B Si Doet B frie ladningsbærere Intrinsikk Udoet ntye Si As Si Doet As Fig.. tye Si B Si Doet B tye Anode ntye Si As Si Doet As ntye Katode n overgang (diode).(fig.7) B. MOS transistorer tversnitt Integrerte transistorer i CMOS teknologi kalles MOSFET, som står for Metal On Semiconductor Field Effect Transistor. I moderne CMOS rosesser er det alltid olysilisium istedet for metall som former gaten. Polysilisium Source Gate SiO Drain Fig.. Doet silisium.(fig.6) n n Det grunnleggende materialet for CMOS halvleder er silisium (S i). Udoet, eller intrinsikk, silisium vil ikke ha frie ladningsbærere. Ladningsbærere er negative elektroner og ositive hull. Et hull kan betraktes som mangel å et elektron. Dersom vi forurenser, eller doer, silisium kan vi få et halvledermateriale, fortsatt silisium, som vil ha frie ladningsbærere som vist i figur. Eksemler å doing:. Arsen (A s). Halvlederen vil ha frie elektroner og kalles derfor ntye (n står for negativ).. Bor (B). Halvlederen vil ha frie hull og kalles derfor tye ( står for ositiv). A. n overgang En novergang vil ostå der vi har tye og ntye halvledere intill hverandre som vist i figur. Fig. 3. Bulk (Substrat) Si Tverrsnitt av nmos transistor.(fig.8a) Tverrsnitt av en nmos transistor er vist i figur 3. Vi kaller transistoren nmos fordi source og drain terminalene er koblet til ntye silisium. Disse områdene kalles for diffusjon og er av n tye, dvs. kraftig doet med et stort antall frie elektroner. Mellom gaten og substratet er det et isolerend sjikt (SiO ) som searerer gaten fra substratet slik at det ikke skal gå strøm fra gate til substrat. Det vil bli dannet noverganger mellom ntye og tye silisium, dv.s mellom source/drain og bulk. Diodene som vil ostå her skal være revers forsent slik at det ikke vil gå strøm fra bulk til source/drain. Tverrsnitt av en MOS transistor er vist i figur 4. Vi kaller transistoren MOS fordi source og drain terminalene er koblet

2 Polysilisium Gate SiO III. CMOS Inverter tversnitt (Kaittel.5. side 3 4) Source Drain Metall n diffusjon GND SiO Polysilisium Utgang VDD diffusjon Fig. 4. n Bulk (Substrat) Si Tverrsnitt av MOS transistor.(fig.8b) n substrat n nbrønn til tye silisium. Disse områdene kalles for diffusjon og er av tye, dvs. kraftig doet med et stort antall frie hull. Det vil bli dannet noverganger mellom ntye og tye silisium, dv.s mellom bulk og source/drain. Diodene som vil ostå her skal være revers forsent slik at det ikke vil gå strøm fra source/drain til bulk. C. Mål Enkel forståelse av doet silisium som danner en novergang (diode). Kjenne igjen tversnitt av MOS transistor og lassering av noverganger. D. Ogaver E. Notater nmos transistor Fig. 5. Tverrsnitt av CMOS inverter.(fig.33) MOS transistor DersomvisettersammenennMOSogenMOStransistor og kobler sammen gate terminalene og drain terminalene å de to transistorene, og koble source å nmos transistoren til GND og source å omos transistoren til V DD får vi en inverter. Tversnittet av en inverter er vist i figur 5. GND n n nbrønn substrat Substrattilkobling Utgang VDD n Brønnkobling Fig. 6. Tverrsnitt av CMOS inverter med substrat og brønntilkoblinger.(fig.34) Inverteren som er vist i figuren vil ikke kunne fungere korrekt fordi den mangler riktig tilkobling til substrat og nbrønn (nsubstrat). I CMOS skal substrat kobles til GND for at nmos transistoren skal fungere riktig. Likeledes må nbrønnen kobles til V DD for at MOS transistoren skal fungere riktig. Tverrsnitt av inverter med sunbstrat og brønnkontakter er vist i figur 6. A. Mål Kjenne igjen tversnitt av CMOS inverter og lassering av substrat og brønntilkoblinger. B. Ogaver C. Notater

3 3 IV. Akkumulasjon, delesjon og inversjon (Kaittel. side 67 68) hull () elektron () tye silisium vil som nevnt ha frie ladningsbærere i form av hull. Bildet er noe mer nyansert, i tye silisium vil det være et overskudd av frie ladningsbærere av form av hull som kalles majoritetsladningsbærere. I tillegg vil det være noen få frie ladningsbærere i form av elektroner. Vi kaller disse ladningsbærere for minoritets ladningsbærere. I ntye silisium vil elektroner ugjøre majorits ladningsbærere og hull minoritets ladningsbærere. 0 < Vg < Vt hull () elektron () Fig. 9. Svakt ositivt biasert MOS struktur i substrat. (FIG.b) Vg = 0 som at det ikke er frie ladningsbærere i denne sonen. V t kalles transistorens terskelsenning. hull () elektron () Fig. 7. Ubiasert MOS struktur i substrat. Vg > Vt delesjon En ubiasert MOS struktur i substrat er vist i figur 7. Som figuren viser er det overskudd av hull i substratet og et lite antall elektroner. Fig. 8. Vg > 0 hull () elektron () Negativt biasert MOS struktur i substrat. (FIG.a) Dersom vi biaserer slik at V g < 0 (negativ biasering) vil vi tilføre negative ladning, dvs. elektroner, til gaten. Denne negative ladningen vil tiltrekke ositive ladningsbærere, dvs. hull, fra substratet til overflaten av substratet rett under gaten. Halvledermaterialet rett under gaten vil da bli sterkere tye, dvs. større konsentrasjon eller overskudd å majoritetsladningsbærere hull. Dette kalles akkumulasjon og er vist i figur 8. Hvis vi derimot biaserer slik at 0 <V g <V t (svak ositiv biasering) vil vi tilføre ositive ladning,dvs. hull, til gaten. Den ositive ladningen vil tiltrekke negative ladningsbærere fra substratet til toen av substratet rett under gaten som vist i figur 9. Vi får da et sjikt rett under gaten som vil ha likt antall ositive og negative ladningsbærere. Et slikt materiale tilsvarer intrinsikk, eller udoet, silisium og markeres som et hvitt område i figuren. Dette kalles kalles delesjon. I delesjonssonen er det ikke en overvekt av en tye ladningsbærere, dette er det samme Fig. 0. Sterkt ositivt biasert MOS struktur i substrat. (FIG.c) Dersom vi øker den ositive biaseringen slik at V g >V t (sterk ositiv biasering) vil vi tilføre en enda større ositiv ladning til gaten som vil trekke enda flere elektroner til rett under gaten. Vi får da et sjikt med overskudd av elektroner som er markert som et grønt område i figuren som vist i figur 0. Dette sjiktet kalles inversjon, og mellom inversjon og resten av substratet vil det dannes en delesjonssone som i raksis ikke vil inneholde frie ladningsbærere. Vi kaller det inverterte området under gaten for kanal. A. Mål Etablere en enkel forståelse av det fysikalske grunnlaget for akkumulasjon, delesjon og inversjon. B. Ogaver C. Notater

4 4 V. Enkel beskrivelse av MOS transistor (Kaittel. side 68 7) Vgs = 0 s n n g Vgd d Det vil ikke gå strøm mellom drain og source fordi det ikke er senningsforskjell mellom drain og source (V ds V d V s =0), I ds =0. Når V ds = 0 vil det ikke være et elektrisk felt mellom drain og source slik at det ikke er elektrontransort fra source til drain. Det går da ingen strøm mellom drain og source. Vgs > Vt s n n g d Vgs > Vgd > Vt 0 < Vds < Vgs Vt Ids Fig.. Ubiasert nmos transistor. Transistoren vil være slått av fordi gate til source senningen V gs V g V s =0. Det vil ikke gå strøm mellom drain og source. I ds =0. (FIG.3a) En ubiasert nmos transistor er vist i figur. Transistoren vil være slått av fordi gate til source senningen V gs V g V s = 0. Det vil ikke gå strøm mellom drain og source. I ds =0. Fig. 3. Biasert nmos transistor. Transistoren vil være slått å fordi gate til source senningen V gs > V t. Det vil gå strøm mellom drain og source fordi det er senningsforskjell mellom drain og source (V ds > 0). I ds > 0. (FIG.3c) Vgs > Vt g Vgd = Vgs Vds = 0 s d n n En biasert NMOS transitor er vist i figur 3. Transistoren vil være slått å fordi gate til source senningen V gs >V t. Vi ser at det inverterte sjiktet strekke seg helt fra source til drain, og dermed sier vi at transistoren oererer i det lineære området. I dette tilfellet har vi at 0 <V ds <V gs V t. Fig.. Biasert nmos transistor. Transistoren vil være slått å fordi gate til source senningen V gs V g V s >V t. Det vil ikke gå strøm mellom drain og source fordi det ikke er senningsforskjell mellom drain og source (V ds V d V s =0). I ds =0. (FIG.3b) En biasert nmos transitor er vist i figur. Transistoren vil være slått å fordi gate til source senningen V gs V g V s >V t. Vi ser at det inverterte sjiktet strekke seg helt fra source til drain, og dermed sier vi at transistoren oererer i det lineære området. En forutsetning for å danne kanal å source siden av transistoren er at V gs > V t. () Forutsetningen for at det skal dannes kanal å drain siden, dvs. at kanalen strekker seg fra source til drain og at transistoren dermed oererer i det lineære området er at V gd > V t V g V d > V t V g V d V s > V t V s V g V s (V d V s > V t V gs V ds > V t V ds < V gs V t. () Vgs > Vt s n n g d Vgd < Vt Vds > Vgs Vt Fig. 4. Biasert nmos transistor. Transistoren vil være slått å fordi gate til source senningen V gs > V t. Det vil gå strøm mellom drain og source fordi det er senningsforskjell mellom drain og source (V ds >V gs V t). I ds > 0. (FIG.3d) Den biaserte transistoren som er vist i figur 4 har så stor drain til source senning V ds at forutsetningen for at det skal dannes kanal å drain siden ikke er ofylt. Det vil derfor ikke være kanal å drain siden, men det vil alikevel gå enstrøm mellom drain og source fordi det elektriske feltet mellom drain og source er sterkt. Vi sier at transistoren oererer i metning og I ds > 0. A. Mål Etablere en enkel forståelse det fysikalske grunnlaget for MOS transistor i av (cutoff), lineært område og metning. Ids

5 5 B. Ogaver C. Notater VI. Enkel MOS transistor modell (Kaittel. side 7 75) * Forutsetter en enkel forståelse av kaasitans (FYS0), ladning (FYS0) og elektrisk felt (FYS0). Målet er åforstå enkle modeller for strøm i en MOS transistor. Modellen tar modellerer transistoren i områdene av (cutoff), lineært område og metning. Det forutsettes at transistorene er lengre enn µm. For kortere transistorer må modellene utvides. A. Utvikling av enkel strømmodell for nmos transistor Som nevnt kan vi se transistoren som AV eller PÅ. Når transistoren er AV vil det ikkke kunne gå strøm, mellom drain og source fordi det ikke er etablert en kanal ved inversjon mellom drain og source rett under gaten. En transistor som er PÅ vil kunne oerere i to morsjellige modi avhengig av terminalsenninger V d og V s, eller mer konkret senningsforskjellen mellom disse terminalene V ds. Transistorens oerasjonsområder kan beskrives som. AV, eller cuttoff. V gs <V t, som betyr at gate source senningen ikke er tilstrekkelig til at det er dannet en kanal. Det vil kke gå strøm mellom drain og source I ds.. PÅ, lineær. V gs >V t og 0 <V ds <V gs V t,sombetyrat det er dannet kanal og at kanalen strekker seg helt fra sourfe til drain. Transistoren er lineær i dette oerasjonsområdet, dette indikerer at strømmen kan modelles som en lineær funksjon av V ds og V gs. 3. PÅ, metning. V gs >V t og V ds >V gs V t,sombetyrat det er dannet kanal, men at det ikke er tilstrekkelig gate drain senning V gd til å danne kanal å drain siden av transistoren, som betyr at kanalen ikke strekker seg helt fra sourfe til drain. Transistoren er metning i dette oerasjonsområdet, dette indikerer at strømmen har gått i metning og ikke vil åvirkes av V ds. Transistorstrømmen vil i større grad åvirkes av V gs enn for lineær oerasjon fordi en økning i gate senning og dermed V gs og V gd vil åvirke kanalen både å sourceogdrainsiden. A. Første ordens modell En såkalt førsteordens modell for transistoren kalles ideel Shockley modell. Vi skal utvikle enkle modeller for transistorstrøm I ds som funksjon av transistorens terminalsenninger V gs og V ds, en slik modell kan brukes til å lage en såkalt IV karakteristikk. Som vist i figur 5 er det et isolerende lag av silisiumdioksid SiO mellom gate og substrat eller kanal. Dette isolerende sjiktet skal forhindre at det går strøm mellom gate og kanal og vil reresentere en kaasitans C g. Ladning å hversideav kondesatoren (kaasitans) er gitt av Q = CV, (3) der C er kaasitansen og V er senningen over kaasitansen. A. Lineært område Dersom det er etablert en kanal mellom source og drain (V gs >V t) kan vi beregne gjennomsnittelig senning V gc over gate kaasitansen C g V gc = V g V d V s = V gs V ds V s (4)

6 6 Gate SiO Vi har nå at strømmen mellom drain og source kan uttrykkes son den totale mengden ladning i kanalen dividert å tidensom behoves for å krysse kanalen: Source Vs n kanal n n Vg Vgs Cg Vgd Vds Vd Drain der I ds = Q kanal L ν W = µc ox L ( = β ( V gs V t V ds V gs V t V ds ) V ds ) V ds, (9) β = µc ox W L. (0) Fig. 5. Tverrsnitt av nmos transistor med gate kaasitans C g.(fig.5) Ligning 0 gjelder for en nmos transistor i det lineære området. Vi ser av modellen at strømmen er lineært avhengig av V ds. Dette tilsvarer en motstant og vi kaller det lineære områder også for der resistive (eller triode) området. En enkel elektrisk evivalent for MOS transistoren i det lineære eller resistive området er en motstand mellom drain og source, der motstandsverdien bestemmes av gate source senningen: tox Drain W I ds = V ds R gs, () n n n L der R gs = ( ( β V gs V t V )) ds. () SiO Fig. 6. Tverrsnitt av nmos transistor med transistorstørrelse bredde W og lengde L. (FIG.6) B. Notater Gate kaasitansen C g er avhengig av gate arealet, dvs. arealet å transistorens kanal, tykkelsen å det isolerende laget t ox og ermitiviteten til det isolerende laget (SiO ) ɛ ox: C g = ɛ ox WL t ox, (5) der W og L er bredde og lengde å transistoren som vist i figur 6. Silisumdioksid har en ermitivitet ɛ ox = 3.9ɛ 0 der ɛ 0 = F/cm er ermitivitet i vakum. Det vil ostå et elektrisk felt mellom drain og source der feltstyrken er avhengig av senningeforskjellen mellom drain og source (V ds ). Ladningsbærere i kanalen vil ha en gjennomsnittelig hastighet som er roorsjonal med det elektriske feltet: ν = µe, (6) det mu er mobilteten til ladningsbærere. Det elektriske feltet er som tidligere nevnt avhengig av senningen over feltet V ds og transistorens lengde, dvs. avstanden mellom drain og source: E = V ds L. (7) Tiden det tar for en ladningsbærer å krysse kanalen er gott av kanalens lengde og ladningsbærernes hastighet: τ = L ν. (8) Mange lærebæker oerere med en litt anderledes modell I ds = β n(v gs V t V ds /)V ds.

7 7 B. Metning Dersom drain source senningen blir tilstrekkelig høy, dvs. overstiger V dsat = V gs Vt, vil transistoren være i metning og kanalen vil ikke strekke seg helt til drain. Vi erstatter V ds med V dsat i ligning 5 og får: V gc = V gs V dsat = V gs = Vgs Vt Vgs Vt. (3) Vi setter inn (V gs V t)/ forv gs V ds /ogv gs V t i ligning 0 og får strøm modell for en transistor i metning: I ds = β (Vgs Vt). (4) Dersom vi setter inn V ds = V gs V t iligningene0og5bør vi få lik strøm ved bruk av de to modellene: ( β n V gs V t V ) ds V ds = β (Vgs Vt) ( V gs V t (Vgs Vt) ) (V gs V t) = (Vgs Vt) (V gs V t) (Vgs Vt) =, (5) som viser at modellen er kontinuerlig ved metningsunktet. Vi kan osummere førsteordene modell for nmos transistoren: AV I ds =0, V gs <V t D. Strømmodell for MOS transistor Vi har definert ostiv strømretning for nmos transistoren fra drain til source, dvs. I dsn Ids. For MOS transistoren blir ositiv strømretning fra source til drain, dvs. I sd I ds. For MOS transistoren vil strømmen øke når vi reduserer gatesenningen (i fohold til source, tyisk V DD). Vi kan da erstatte V gs i modell for nmos transistor 7 med V sg og V ds med V sd. Terskelsenningen å en MOS transistor forholder seg til V gs (gate source senning for MOS transistor som jo alltid er 0 eller negativ). Vi erstatter derfor V t i modellen 7 med V t, dvs. vi ser å absoluttverdien for terskelsenningen for MOS transistoren. Terskelsenningen for MOS transistorer er negativ. Vi kan velge å vise IV karakteristikk, dvs. strøm som funksjon av senning for en MOS transistor som I sd som funksjon av V sd,detteviltilsvarev DD V ds. Vi får da følgende modell for MOS transistor strøm: AV I sd =0, V sg < V t LINEÆR ) I sd = β (V sg V t V sd V sd, V sg > V t, V sd <V dsat METNING I sd = β (Vsg Vt ), V sg > V t, V sd >V dsat.(7) E. Mål Forstå det fysikalske hrunnlaget for utvikling av enkle førsteordens transistormodeller. F. Ogaver G. Notater LINEÆR I ds = β ( ) V gs V t V ds Vds, V gs >V t, V ds <V dsat METNING I ds = β (Vgs Vt), V gs >V t, V ds >V dsat. (6) En enkel elektrisk modell for transistoren i metning er en strømkilde. C. Notater

8 8 H. IV karakteristikker 4 x x Isd (A).5 Idsn (A) Vsd (V) Vds (V) Fig. 7. Stromkarakteristikk for nmos transistor som funksjon av V ds. (FIG.7) Fig. 9. V sd. Stromkarakteristikk for MOS transistor som funksjon av 3 x 0 4 x Idsn (A) Isd (A) Vgs (V) Vsg (V) Fig. 8. Stromkarakteristikk for nmos transistor som funksjon av V gs. Fig. 0. V sg. Stromkarakteristikk for MOS transistor som funksjon av I figur 7 og 8er IV karakteristikker for nmos transistorer som funksjon av henholdsvis V ds og V gs vist. I figur 9 og 0er IV karakteristikker for MOS transistorer som funksjon av henholdsvis V sd og V sg vist. I. Mål Forstå og kunne modellere transistorenes IV karakteristikk med enkle førsteordens transistormodeller. J. Ogaver K. Obligatoriske delogaver Gitt rosessarameterverdier for en 350nm med CMOS rosess, med V DD =3.3V : t ox = 40Å, µ n = 70 cm, V s µ = 60cm, Vtn = 0.5V, V s V t = 0.5V, og transistorstørrelser Wn L n = 0.35µ for nmos.4µ transistoren og W L =.0µ for MOS transistoren. Modeller.4µ nmos og MOS transistor ned hjel av førsteordens modeller i matlab:. Plott nmos transistorstrøm I dsn som funksjon av V dsn.velg gate source senninger: (a) V gsn =3.3V. (b) V gsn =.6V. (c) V gsn =0.V.. Plott nmos transistorstrøm I dsn som funksjon av V gsn. Velg drain source senninger: (a) V dsn =3.3V. (b) V dsn =.6V. (c) V dsn =0.V. 3. Plott MOS transistorstrøm I sd som funksjon av V sd.velg source gate senninger: (a) V sg =3.3V. (b) V sg =.6V. (c) V sg =0.V. 4. Plott MOS transistorstrøm I sd som funksjon av V sg. Velg source drain senninger: (a) V sd =3.3V. (b) V sd =.6V. (c) V sd =0.V.

9 9 L. Notater References [] Neil H.E. Harris og David Harris CMOS VLSI DESIGN, A circuit and system ersective, tredje utgave 005, ISBN: , Addison Wesley,