Formelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG

Størrelse: px
Begynne med side:

Download "Formelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG"

Transkript

1 1 Formelsamling INF3400 Våren 014 Del 1 til 8 YNGVAR BERG I. MOS TRANSISTORER, TABELLENE I - X Formelsamlingen inneholder de mest aktuelle konstanter Tabell II, prosessparametre Tabell III og elektriske parametre Tabell IV tilpasset en 90nm CMOS prosess. Tre ulike nivåer av transistor modeller Tabellene V-X er inkludert: 1 Enkle modeller. Egnet for enkel håndregning. Tar ikke hensyn til kanalforkortning, body effekt eller hastighetsmetning. Brukes for å modellere motstand i transistorer for bruk i RC modeller og beregning av tidsforsinkelse i porter. Vanlige modeller. Egnet for håndregning. Tar hensyn til kanalforkortning og body effekt, men ikke hastighetsmetning og svak inversjon. Kan brukes til å modellere forsterkning og støymargin. 3 Avanserte modeller. Ikke egnet for håndregning. Tar også hensyn til hastighetsmetning, svak inversjon og drain-induced barrier lowering DIBL. Funksjon Enkel Vanlig Avansert Motstand Transkonduktans Utgangskonduktans Kanalforkortning Body effekt Drain-induced barrier lowering DIBL Hastighetsmetning Svak inversjon Forsterkning Støymargin Statisk effekt Dynamisk effekt Tidsforsinkelse TABLE I BRUK AV TRANSISTOR MODELLER. Ved konstruksjon av digital integrert elektronikk er det transistorenes størrelse, se Fig. 1, som er den viktigste faktoren som avgjør den elektriske responen. 1 W er bredde på transistor. L er lengde på transistor. 3 D er utstrekningen til diffusjonssområder som typisk er lik minimum lengde på transistorer i en gitt teknologi. I tillegg er ledningsføring, både lokalt mellom porter og mellom blokker, svært viktig. I digital design er det vanlig å bruke korte transistor, dvs liten lengde, for å minimere Source Drain n + n + n + D Fig. 1. nmos transistor. tox L p Gate W Drain kapasitans og tidsforsinkelse. Bredden på transistorene som inngår i de ulike portene velges normalt slik at worst case tidsforsinkelse for svitsjing fra 0 til og fra 1 til 0 blir like. W II. MODELLER FOR TIDSFORSINKELSE I PORTER A. Dimensjonering og tidsforsinkelse Vi har ulike modeller for å beregne tidsforsinkelse for en port, se Tabell XI. I praksis ønsker vi å sammenligne med en enhetsinverter, dvs. en minimumsinverter. Det er derfor vanlig å velge transistorstørrelser slik at worst case tidsforsinkelse for opptrekk og nedrekk blir lik. Vi pleier vanligvis å velge lik transistor bredde for alle transistorer av samme type i en bestemt port. Generell metode for å dimensjonere transistorer og beregne tidsforsinkelse i en CMOS port: 1 Worst case strømvei. Finn worst case strømvei for opptrekk og nedtrekk. Det vil i praksis si den strømveien fra en utgangen til spenningsreferansene som primært vil gi størst ekvivalent motstand, og dersom flere slike strømveier finnes velges den med størst diffusjonskapasitans =parasitt eller intrinsikk kapasitans. Dimensjonering av transistorer. Velg transistor bredder slik at ekvivalent motstand i worst case for opptrekk og nedtrekk er lik motstand for en enhetsinverter. 3 Lastkapasitans. Finn last kapasitansen for opptrekk og nedtrekk. Summen av diffusjonskapasitanser, dvs. såkalte intrinsikk parasitt kapasitanser i selve porten, og gate kapasitans for porter som skal drives etterfølgende. 4 Tidsforsinkelse. Tidsforsinkelsen er lik ekvivalentmotstand multiplisert med lastkapasitans. Dersom det ikke er er spesifisert porter som skal drives, dvs gate kapasitanser, kaller vi tidsforsinkelsen parasittisk tidsforsinkelse.

2 B. Worst case strømvei Det er alltid fornuftig å dimensjonere en port ved å minimere worst case tidsforsinkelse. Tidsforsinkelse i en port vil være avhengig av inngangssignalene. For worst case tilfeller antar vi bestemte verdier på inngangssignaler for opptrekk og nedtrekk. C. Dimensjonering av transistorer Det er vanlig å dimensjonere transistorene i en port slik at eksvivalent motstand R ekv i nedtrekk og opprekk blir like slik at svitsjepunktet blir riktig. Dette betyr også at tidsforsinkelse for stigende og fallende utgang worst case blir svært like. I tillegg er det vanlig å dimensjonere transistorene slik at ekvivalent motstand er lik som for en minimumsinverter. Når vi dimensjonerer transistorer for en port gitt en bestemt posisjon i en kjede av porter må vi derimot ta hensyn til ekstrinsikk last. D. Lastkapasitans 1 Intrinsikk parasittkapasitans C par : Med intrinsikk parasittkapasitans menes diffusjonskapasitanser C diff i selve porten. Vi bruker vanligvis forenklet minimumskapasitans C fra Tabell IV for å beregne parasittkapasitans for en port. For en minimumstransistor får vi da et bidrag til parasittkapasitans lik C. Kapasitansverdien er proporsjonal med bredden på transistoren. For hver elektrisk node beregnes parasittkapasitans for noden. Det vil være summen av alle diffusjonskapasitanser fysisk knyttet til noden. I praksis vil det være slik at diffisjonsområdet mellom to seriekoblete transistorer vil deles av transistorene og da legges bare en C til øvrig parasittkapasitans for noden. Dette gir et realistsisk estimat for parasittkapasitans. Det som er viktig er å velge samme metode når man skal sammenligne tidsforsinkelse i ulike løsninger. Beregn total parasittkapasitans i alle noder som kan tenkes å bidra, eller kan nåes via en strømvei fra utgangen. Ekstrinsikk gatekapasitans C ekst : Med ekstrinsikk gatekapasitans C ekst menes gatekapasitanser C g for porter som skal drives etterfølgende. Vi bruker vanligvis forenklet minimumskapasitans C fra Tabell IV for å beregne ekstrinsikk gatekapasitans for en port som skal drives. Som regel bruker vi minimum lengde på alle transistorer og derfor blir kapasitansverdienpå gatekapasitans for en transistor proporsjonal med bredden på transistoren. Vi tar ikke hensyn til om transistorene som skal drives er AV eller PÅ. 3 Total lastkapasitans C L : Total lastkapasitans er summen av intrinsikk parasittkapasitanser og ekstrinsikk gatekapasitanser. Vi kan her velge ulike startegier for beregning av total lastkapasitans: Pessimistisk = worst case. Vi tar med alle intrinsikk parasittkapasitanser i alle noder som kan sees fra en utgang. Optimistisk = best case. Vi tar bare med intrinsikk parasittkapasitanser knyttet til selve utgangen. E. Tidsforsinkelse To ulike nivå er av tidsforsinkelsesmodeller er inkludert: 1 Enkel modell. Vi beregner ekvivalet motstand og total lastkapasitans for opptrekk eller/og nedtrekk. t = τ = R ekv C L. Elmore. III. TIDSFORSINKELSE I KJEDER AV PORTER Terminologi P ort Kjede Antall porter 1 N Logiskt effort g G = g i Elektrisk effort a Pessimistisk worst case. Bruker pessimistisk worst case verdi for intrinsikk parasitkapasitanser. Dette er den vanligste modellen som anvendes dersom det ikke er opplagt at andre modeller skal brukes. b Optimistisk best case. Bruker optimistisk best case for intrinsikk parasitkapasitanser, dvs. bare knyttet til selve utgangen. Brukes ved beregning av portforsinkelse ved estimering av tidsforsinkelse i kjeder av porter. Enklere enn pessimistisk modell og er derfor nyttig dersom man må frembringe et estimat raskt. c Avhengig av inngangsverdier. Intrinsikk parasittkapasitanser vil være bestemt av interne noder som kan sees fra utgangen strømveier fra utgangen. Forgreingseffort b = h = C ekstern C inngang C +C AV kjede P Å kjede C P Å kjede H = C eksternkjede C inngangkjede B = b i Effort f = gh F = GHB Effort tidsforsinkelse f D F = f i Parasittisk tidsforsinkelse p P = p i Tidsforsinkelse d = f + p D = D F + P

3 Når man anvender logisk effort er det vanlig å arbeide etter følgende steg: 1 Beregn kjede effort: F = GHB. Estimer minimum tidsforsinkelse: D = N F 1 N + P, der N er antall porter i kjeden i den aktuelle signalveien 3 Bestem den beste port effort: f = F 1 N. 4 Start ved kjedens utgangs og beregn bakover transistor størrelser: C inngangi = C ekstern i g i. f 3

4 Konstant Navn Verdi typisk Benevning Kommentar ɛ 0 Permitivitet i vakum F/cm Farhad per cm ɛ ox Permitivitet til silisiumdioksid SiO F/cm Farhad per cm ɛ ox = 3.9 ɛ 0 ɛ Si Permitivitet til silisium Si F/cm Farhad per cm ɛ Si = ɛ 0 k Boltzmanns konstant J/K Joule per Kelvin T Temperatur 300 K Kelvin q Elementærladning C Coulomb elektron TABLE II KONSTANTER. Parameter Navn Verdi typisk Benevning Kommentar t ox Tykkelsen på tynnoksid 1. nm Gateoksid µ n Mobilitet elektroner 100 cm / V s µ p Mobilitet hull 50 cm / V s λ n Kanallengde modulasjonsfaktor nmos transistor 0.1 λ p Kanallengde modulasjonsfaktor pmos transistor 0.1 η DIBL koeffisient 0.05 N A Dopekonsentrasjon n type silisium cm 3 N D Dopekonsentrasjon p type silisium cm 3 n i Konsentrasjon av frie ladningsbærere i udopet silisium cm 3 C j Junction kapasitans uten forspenning F/µm M J Junction grading koeffisient 0.33 C JSW Side wall kapasitans uten forspenning F/µm M JSW Side wall grading koeffisient 0.10 TABLE III PROSESSPARAMETRE. Parameter Navn Verdi typisk Benevning Betingelser Kommentar C ox Oksidkapasitans F/µm C ox ɛ ox/t ox C g Oksidkapasitans F W = 100nm L = 100nm C g = C oxw L β n 88 A/V β n = µ nc oxw/l β p 144 A/V β p = µ pc oxw/l V T Termisk spenning 6 mv V T = kt/q Φ s Substratpotensial 0.93 V γ Body effekt koeffisient 0.16 Φ s = V T ln N A ni γ = qɛ Si N A /C ox Ψ 0 Innebygd potensiale 0.7 V T = 300K Ψ 0 = V T ln N AN D n i C jbs Kapasitans per areal F/µm C jbs = C j 1 + V MJ sb Ψ 0 C jbssw Kapasitans per lengde F/µm C jbssw = C JSW 1 + V MJSW sb Ψ 0 C diff Diffusjonskapasitans F W = 100nm L = 100nm D = 100nm C diff = W DC jbs + W + DC jbssw C = C min Forenklet enhetskapasitans F W = min L = min D = min C = C g = C diff TABLE IV ELEKTRISKE PARAMETRE. Parameter Navn Verdi typisk Benevning Kommentar V DD Forsynningsspenning 1. V Volt Logisk 1 V SS Jord 0 V Volt Logisk 0 gnd V g Gate terminal spenning V Volt V d Drain terminal spenning V Volt V s Source terminal spenning V Volt V b Bulk body, substrat terminal spenning V Volt V gs Spenningen mellom gate og source V Volt V gs V g V s V gd Spenningen mellom gate og drain V Volt V gd V g V d V ds Spenningen mellom drain og source V Volt V ds V d V s V sb Spenningen mellom source og bulk 0 V Volt V sb V s V b V t0n Nominell terskelspenning for en nmos transistor 0.6 V Volt V t0p Nominell terskelspenning for en pmos transistor 0.6 V Volt V dsat Metningsspenning for en transistor 0.1 V Volt V IL Høyeste inngang tolkes som logisk V Volt V OL Høyesteutgang definert som logisk V Volt V IH Laveste inngang tolkes som logisk V Volt V OH Laveste utgang definert som logisk V Volt TABLE V DEFINISJONER. 4

5 Modell Funksjon Verdi typisk Benevning Betingelser Kommentar V tn = V tn0 Terskelspenning 0.6 V I ds = 0 AV 0 A V gs < V tn AV I ds = β n V gs V tn V ds V ds PÅ Lineær 10 5 A V gs > V tn PÅ V ds < V gs V tn Lineær I ds = βn Vgs Vtn PÅ Metning 10 5 A V gs > V tn PÅ V ds > V gs V tn Metning R ds β n V gs V tn 1 Motstand 10 4 Ω V gs > V tn PÅ V ds < V gs V tn Lineær R min = R Enhetsmostand min 10 4 Ω Minimum TABLE VI ENKLE MODELLER FOR NMOS TRANSISTOR. Modell Funksjon Verdi typisk Benevning Betingelser Kommentar V tp = V tp0 Terskelspenning 0.6 V I sd = 0 AV 0 A V sg < V tn AV I sd = β p V sg V tn V sd V sd PÅ Lineær 10 5 A V sg > V tp PÅ V sd < V sg V tp Lineær I sd = βp Vsg Vtp PÅ Metning 10 5 A V sg > V tp PÅ V sd > V sg V tp Metning R sd β p V sg V tp 1 Motstand 10 4 Ω V sg > V tp PÅ V sd < V sg V tp Lineær R min = R Enhetsmostand min 10 4 Ω Minimum TABLE VII ENKLE MODELLER FOR PMOS TRANSISTOR. Modell Funksjon Verdi typisk Benevning Betingelser Kommentar V tn = V tn0 + γ Φ s + V sb Φ s Terskelspenning 0.6 V I ds = 0 AV 0 A V gs < V tn AV I ds = β n V gs V tn V ds V ds 1 + λ nv ds PÅ Lineær 10 5 A V gs > V tn PÅ V ds < V gs V tn Lineær I ds = βn Vgs Vtn 1 + λ nv ds PÅ Metning 10 5 A V gs > V tn PÅ V ds > V gs V tn Metning g m β nv gs1 + λ nv ds Transkonduktans 300 A/V V gs > V tn PÅ V ds > V gs V tn Metning g ds λβn V gs Utgangskonduktans 15 A/V V gs > V tn PÅ TABLE VIII VANLIGE MODELLER FOR NMOS TRANSISTOR. V ds > V gs V tn Metning Modell Funksjon Verdi typisk Benevning Betingelser Kommentar V tn = V tn0 + γ Φ s + V sb Φ s Terskelspenning 0.6 V V tn = Vtn + ηv ds Drain-induced barrier lowering DIBL 0.6 V α 1.3 L 1µm P c 1 L 1µm P v 1 L 1µm I ds0 = βvt e1.8 Strøm ved terskelspenningen 10 6 A V dsat = P v V gs V tn α Metningsspenning for hastighetsmetning 0.05 V Vgs V tn 1 V ds I ds = I ds0 e nv T e V T I ds = P c β V gs V tn β I ds = P c V gs V tn α Vds AV 10 9 A V gs < V tn 1 + λv V ds PÅ Lineær 10 5 A V gs > V tn PÅ dsat V ds < V gs V tn Lineær α 1 + λvds PÅ Metning 10 5 A V gs > V tn PÅ V ds > V gs V tn Metning TABLE IX AVANSERTE MODELLER FOR NMOS TRANSISTOR. AV 5

6 Modell Funksjon Verdi typisk Benevning Kommentar NM L = V IL V OL Støymargin lav V NM H = V OH V IH Støymargin høy V A = gm g out gm g ds Forsterkning 0 R effektiv = n i=1 R k i Motstand i n seriekoblede transistorer R for minimum transistor Ω k i er bredden på den ite. R effektiv = R1 R = R1 R R1+R Motstand i parallellkoblede transistorer Ω TABLE X CMOS PORTER. Modell Funksjon Verdi typisk Benevning Betingelser Kommentar R ekv = n i=1 R Effektiv motstand R k min Ω Worst case strømvei k i er bredden på den ite transistoren i C utgang = C diff = p i=1 k ic Diffusjonskapasitans ff F Kunn utgangen k i er bredden på den ite transistoren C par = l p j=1 i=1 k ic Diffusjonskapasitans ff F Alle interne noder k i er bredden på den ite transistoren i den jte noden C ekst = C g = l j=1 k jc Gatekapasitans ff F Porter som drives k j er bredden på den jte transistoren C L = C par + C ekst Last kapasitans ff F Pessimistisk worst case verdi t = R ekv C utgang + C ekst Tidsforsinkelse ps s Pessimistisk worst case verdi t = R ekv C L Tidsforsinkelse ps s Optimistisk best case verdi t = N i=1 C i i j=1 R j Tidsforsinkelse ps s Alle noder i en strømvei Elmore TABLE XI MODELLER FOR BEREGNING AV TIDSFORSINKELSE I PORT. 6

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: Oppgavesettet er på 7 sider. Vedlegg: Tillatte hjelpemidler: Løsningsforslag Digital mikroelektronikk Ingen Alle trykte

Detaljer

Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen.

Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. Eksamen Vår 2006 INF400 INF400 Eksamen vår 2006 0.06. /9 Oppgave a Gitt funksjonen Y (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. INF400 Eksamen vår

Detaljer

Tips og triks til INF3400

Tips og triks til INF3400 Tips og triks til INF3400 Joakim S. Hovlandsvåg 11. desember 2008 1 Opp- og nedtrekk - kap1 Ved inverterte formlar gjeld følgande: i nedtrekk blir ei seriekobling, opptrekk får parallellkobling

Detaljer

CMOS inverter DC karakteristikker og hvordan transistorstørrelser

CMOS inverter DC karakteristikker og hvordan transistorstørrelser Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold Vi ser på CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken.

Detaljer

Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler

Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold Enkle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS INVERTER DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: IN3400 igital mikroelektronikk ksamensdag: 1. juni 013 Tid for eksamen: 09.00 13.00 Oppgavesettet er på 6 sider. Vedlegg: Ingen Tillatte

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CM OS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristiken. Definsisjon

Detaljer

EN kle modeller for MOS transistor kapasitanser gjennomgås,

EN kle modeller for MOS transistor kapasitanser gjennomgås, Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF3400 Digital mikroelektronikk Eksamensdag: 10. juni 2011 Tid for eksamen: 9.00 13.00 Oppgavesettet er på 5 sider. Vedlegg:

Detaljer

PENSUM INF spring 2013

PENSUM INF spring 2013 PENSUM INF3400 - spring 2013 Contents 1 Kjede med porter 2 1.1 Logisk effort for portene....................................... 2 1.2 Kritisk signalvei........................................... 2 1.3

Detaljer

EN kle modeller for MOS transistor kapasitanser gjennomgås,

EN kle modeller for MOS transistor kapasitanser gjennomgås, Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffudjonskapasitanser.

Detaljer

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 IN 41 VLI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 1) Beregn forsterknings faktoren ß for en nmofet fabrikkert i en prosess med: µ = 600cm/V s (Elektronmobilitet for n-dopet materiale) ε = 5

Detaljer

Løsningsforslag DEL1 og 2 INF3400/4400

Løsningsforslag DEL1 og 2 INF3400/4400 Løsningsforslag L1 og 2 INF3400/4400 NGVR RG I. Oppgaver. Oppgave 1.3 Tegn en MOS 4-inngangs NOR port på transistor nivå..1 Løsningsforslag 0 0 1 0 1 0 11 0 1 0 0 Fig. 2. NOR port med fire innganger. Fig.

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: INF400 igital mikroelektronikk ksamensdag: 11. juni 2008 Tid for eksamen: Oppgavesettet er på 5 sider. Vedlegg: Ingen Tillatte hjelpemidler:

Detaljer

Løsningsforslag DEL1 og 2 INF3400/4400

Løsningsforslag DEL1 og 2 INF3400/4400 Løsningsforslag L og 2 INF3400/4400 NGVR RG. Oppgave.3 I. Oppgaver Tegn en MOS 4-inngangs NOR port på transistor nivå.. Løsningsforslag 0 0 0 0 0 0 0 Fig. 2. NOR port med fire innganger. Fig.. To-inngangs

Detaljer

Del 5: Statisk digital CMOS

Del 5: Statisk digital CMOS Del 5: Statisk digital CMOS NGVR ERG I. Innhold Modeller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell gjennomgått.

Detaljer

Del 6: Tidsforsinkelse i logiske kjeder

Del 6: Tidsforsinkelse i logiske kjeder el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold Tidsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære

Detaljer

Obligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad

Obligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad Obligatorisk oppgave i INF44 for Jan Erik Ramstad Jan Erik Ramstad Institutt for Informatikk Universitetet i Oslo janera@fys.uio.no 5. februar 6.5 DC karakteristikk for en inverter.5 Vut (V).5 4 Bakgrunn

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG INF/ Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 6 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Gjennomføring Teori, eksempler og oppgaver knyttet til DEL 8 (og DEL blir gjennomgått

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 8

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 8 INF Digital Mikroelektronikk Løsningsforslag DEL 8 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Oppgaver. Oppgave. Finn strømlekkasje i svak inversjon i en inverter ved romtemperatur når inngangen

Detaljer

MO deller for tidsforsinkelse i logiske porter blir gjennomgått.

MO deller for tidsforsinkelse i logiske porter blir gjennomgått. Del 5: Statisk digital CMOS NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell

Detaljer

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring

Detaljer

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39 IN 4 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 5/9-00 uke 39 ) Skisser en standard CMOS inverter. Anta ßnßp. Tegn opp noen drain-source karakteristikker for begge transistorene. Bytt ut Vds og

Detaljer

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring

Detaljer

MO deller for tidsforsinkelse i logiske porter blir gjennomgått.

MO deller for tidsforsinkelse i logiske porter blir gjennomgått. Del 5: Statisk digital CMOS 1 NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell

Detaljer

Z L Z o Z L Z Z nl + 1 = = =

Z L Z o Z L Z Z nl + 1 = = = SMITHDIAGRAM Bilineær transformasjon fra Zplanet (impedans) til Γplanet (refleksjonsfaktor) Γ Z L Z o Z L Z 0 1 Z L Z 0 Z L Z 0 1 Z nl 1 Z nl 1 Zplanet Im Γplanet Im Re Re AO 00V 1 SMITHDIAGRAM Γplanet

Detaljer

TI dsforsinkelse i kjeder med logiske porter. Beregning av

TI dsforsinkelse i kjeder med logiske porter. Beregning av el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold TI dsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære

Detaljer

GJ ennomgang av CMOS prosess, tversnitt av nmos- og

GJ ennomgang av CMOS prosess, tversnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tversnitt av nmos og MOS og tverrsnitt av CMOS inverter. Enkel forklaring å begreer

Detaljer

TR ansistormodellen utvides med en modell for strøm i

TR ansistormodellen utvides med en modell for strøm i el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekasjemodeller

Detaljer

TR ansistormodellen utvides med en modell for strøm i svak

TR ansistormodellen utvides med en modell for strøm i svak el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekkasjemodeller

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007 INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 3 Våren 2007 YNGVA BEG I. Del 3 A. Eksamensoppgave 2005 Hvorfor trengs buffere (repeaters) for å drive signaler over en viss avstand? Hvilke metallag

Detaljer

Del 9: Dynamisk CMOS

Del 9: Dynamisk CMOS Del 9: Dynamisk CMOS NGVR ERG I. Innhold Dynamiske retser blir gjennomgått. Problemer med dynamiske kretser diskuteres. Domino logikk og dual-rail domino logikk blir presentert. Problemer med ladningsdeling

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 YNGVA BEG A. Forsinkelse i interkonnekt Gitt en 3mm lang og 0.4µm bred leder i metall 2 i en 180nm prosess med egenmotstand 0.04Ω/ og

Detaljer

Forelesning 8. CMOS teknologi

Forelesning 8. CMOS teknologi Forelesning 8 CMOS teknologi Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder Designeksempler (Cadence) 2 Halvledere (semiconductors) 3 I vanlig

Detaljer

Forelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer

Forelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Dagens temaer er hentet fra

Detaljer

INF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS

INF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS INF34 Del Teori og oppgaver Grunnleggende Digial CMOS INF34 Grunnleggende digial CMOS Transisor som bryer CMOS sår for Complemenary Meal On Semiconducor. I CMOS eknologi er de o komplemenære ransisorer,

Detaljer

Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon

Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon Øyvind Hagen Institutt for informatikk Universitetet i Oslo 23. oktober 2001 1 Innhold 1 Prelab 4 1.1 Implementasjon av Vittoz modellen.................

Detaljer

INF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss

INF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. 4.6 Wire Engineering 4.7 Design Margins INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal og lavt effektforbruk

Detaljer

Lab 1 i INF3410. Prelab: Gruppe 5

Lab 1 i INF3410. Prelab: Gruppe 5 Lab 1 i INF3410 Prelab: a) EKV modellen ble modellert i Matlab, der EKV.m er brukes til å lage en funksjon av drainsource strømmen. Reverse bias strøm trekkes i fra forward bias strøm, noe som danner grunnlaget

Detaljer

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi HØGSKOLEN SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 0.1.009 Varighet/eksamenstid: Emnekode: 5 timer EDT10T Emnenavn: Elektronikk 1 Klasse(r): EL Studiepoeng: 7,5 Faglærer(e): ngrid

Detaljer

INF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007

INF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007 INF34/44 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 27 YNGVAR BERG Del 15: Avansert CMOS I. DEL 15 II. Oppgaver A. Hvordan er fremtiden for CMOS? A.1 Løsningsforslag Teori Det har i

Detaljer

Del 15: Avansert CMOS YNGVAR BERG

Del 15: Avansert CMOS YNGVAR BERG Del 15: Avansert CMOS YNGVAR BERG I. Innhold Alle henvisninger til figurer er relevant for Weste & Harris [1]. 1. Innhold. 2. Skalering. Kapittel 4.9 side 245-246. 3. Transistorskalering. Kapittel 4.9.1

Detaljer

Forelesning nr.10 INF 1411 Elektroniske systemer

Forelesning nr.10 INF 1411 Elektroniske systemer Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer 1 Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Feedback-oscillatorer Dagens

Detaljer

INF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss

INF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Avansert CMOS INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect Interconnect -skalering 4.9.3 Teknologi

Detaljer

INF 5460 Elektrisk støy beregning og mottiltak

INF 5460 Elektrisk støy beregning og mottiltak INF 5460 Elektrisk støy beregning og mottiltak Obligatorisk oppgave nummer 3. Frist for levering: 30 April (kl 23:59). Vurderingsform: Godkjent/Ikke godkjent. Oppgavene leveres på individuell basis. Oppgavene

Detaljer

Konstruksjon av gode ledninger

Konstruksjon av gode ledninger 4.6 Wire Engineering 4.7 Design Margins INF3400 Del 14 Øivind NæssN INF3400/4400 våren Design av ledere og design marginer 1/25 Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal

Detaljer

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 14.12.2010 Varighet/eksamenstid: Emnekode: 4 timer EDT210T-A Emnenavn: Elektronikk 1 Klasse(r): 2EL Studiepoeng: 7,5 Faglærer(e):

Detaljer

Oversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap

Oversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap Avansert CMOS INF3400 Del 15 Øivind NæssN INF3400 Del 15 18.05. 1/30 Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect -skalering 4.9.3 Teknologi roadmap 4.9.4 Design-påvirkninger 5.4.1

Detaljer

Transistorforsterker

Transistorforsterker Oppsummering Spenningsforsterker klasse Med avkoplet emitter og uten Forsterkeren inverterer signalet faseskift 180o Transistoren er aktiv i hele signalperioden i b B i c C g m I V C T i c v i r π B1 B2

Detaljer

FYS1210. Repetisjon 2 11/05/2015. Bipolar Junction Transistor (BJT)

FYS1210. Repetisjon 2 11/05/2015. Bipolar Junction Transistor (BJT) FYS1210 Repetisjon 2 11/05/2015 Bipolar Junction Transistor (BJT) Sentralt: Forsterkning Forsterkning er et forhold mellom inngang og utgang. 1. Spenningsforsterkning: 2. Strømforsterkning: 3. Effektforsterkning

Detaljer

Forelesning nr.1 INF 1410

Forelesning nr.1 INF 1410 1 Forelesning nr.1 INF 1410 Kursoversikt Kretsanalyse, basiskomponenter og strøm- og spenningslover Dagens temaer Organisering av kurset INF 1410 Bakgrunn 2 og motivasjon Læringsmål for kurset og oversikt

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer 1 Eksamensdatoer: 11. OG 12. DESEMBER Repetisjon Felteffekttransistoren 3 forskjellige typer: - Junction FET - MESFET - MOSFET JFET MESFET

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 9

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 9 IF00 Digital Mikroelektroikk Løsigsforslag DEL 9 I. Oppgaver. Oppgave 6.7 Teg trasistorskjema for dyamisk footed igags D og O porter. gi bredde på trasistoree. va blir logisk effort for portee?. Løsigsforslag

Detaljer

Obligatorisk oppgave 4 i INF4400 for Jan Erik Ramstad

Obligatorisk oppgave 4 i INF4400 for Jan Erik Ramstad Obligatoris oppgave i INF for Jan Eri Ramstad Jan Eri Ramstad Institutt for Informati Universitetet i Oslo janera@fys.uio.no. Mars6 6. april Bagrunn Worst case transient simulering NAND port Oppgave I

Detaljer

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1 Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1411 Introduksjon til elektroniske systemer Eksamensdag: 1. juni 2015 Tid for eksamen: 4 timer Oppgavesettet er på 5 sider

Detaljer

Forslag til løsning på eksamen FYS1210 våren Oppgave 1

Forslag til løsning på eksamen FYS1210 våren Oppgave 1 Forslag til løsning på eksamen FYS1210 våren 201 Oppgave 1 Nettverksanalyse. Legg spesielt merke til diodenes plassering. Figur 1 viser et nettverk bestående av en NPN silisium transistor Q1 ( β = 200

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer MOSFET I en n-kanals MOSFET (enhancement-type) lager man en n-type kanal mellom Source og Drain ved å lage et inversjonslag i et p-type substrat

Detaljer

MAKE MAKE Arkitekter AS Maridalsveien Oslo Tlf Org.nr

MAKE MAKE Arkitekter AS Maridalsveien Oslo Tlf Org.nr en omfatter 1 Perspektiv I en omfatter 2 Perspektiv II en omfatter 3 Perspektiv III en omfatter 4 Perspektiv IV en omfatter 5 Perspektiv V en omfatter 6 Perspektiv VI en omfatter 7 Perspektiv VII en omfatter

Detaljer

INF L4: Utfordringer ved RF kretsdesign

INF L4: Utfordringer ved RF kretsdesign INF 5490 L4: Utfordringer ved RF kretsdesign 1 Kjøreplan INF5490 L1: Introduksjon. MEMS i RF L2: Fremstilling og virkemåte L3: Modellering, design og analyse Dagens forelesning: Noen typiske trekk og utfordringer

Detaljer

Forelesning nr.9 INF 1411 Elektroniske systemer. Transistorer MOSFET Strømforsyning

Forelesning nr.9 INF 1411 Elektroniske systemer. Transistorer MOSFET Strømforsyning Forelesning nr.9 INF 1411 Elektroniske systemer Transistorer MOSFET Strømforsyning Dagens temaer Radiorør Transistorer Moores lov Bipolare transistorer Felteffekttransistorer Digitale kretser: AND, OR

Detaljer

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1 Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG Side av 8 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen

Detaljer

Fys2210 Halvlederkomponenter. Forelesning 9 Kapittel 6 - Felteffekttransistoren

Fys2210 Halvlederkomponenter. Forelesning 9 Kapittel 6 - Felteffekttransistoren Fys2210 Halvlederkomponenter Forelesning 9 Kapittel 6 - Felteffekttransistoren Repetisjon Unipolar Kapittel 6 Felt-effekt transistorer JFET Partikkelfluks S D (alltid) V G styrer ledningskanalen mellom

Detaljer

TFE4101 Krets- og Digitalteknikk Høst 2016

TFE4101 Krets- og Digitalteknikk Høst 2016 Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 5 Boolske funksjoner, algebraisk forenkling av

Detaljer

a) Bruk en passende Gaussflate og bestem feltstyrken E i rommet mellom de 2 kuleskallene.

a) Bruk en passende Gaussflate og bestem feltstyrken E i rommet mellom de 2 kuleskallene. Oppgave 1 Bestem løsningen av differensialligningen Oppgave 2 dy dx + y = e x, y(1) = 1 e Du skal beregne en kulekondensator som består av 2 kuleskall av metall med samme sentrum. Det indre skallet har

Detaljer

Oppsummering. BJT - forsterkere og operasjonsforsterkere

Oppsummering. BJT - forsterkere og operasjonsforsterkere Oppsummering BJT - forsterkere og operasjonsforsterkere OP-AMP vs BJT Fordeler og ulemper Vi har sett på to ulike måter å forsterke opp et signal, ved hjelp av transistor forsterkere og operasjonsforsterkere,

Detaljer

= 10 log{ } = 23 db. Lydtrykket avtar prop. med kvadratet av avstanden, dvs. endring ved øking fra 1 m til 16 m

= 10 log{ } = 23 db. Lydtrykket avtar prop. med kvadratet av avstanden, dvs. endring ved øking fra 1 m til 16 m Løsning eks.2012 Oppgave 1 a) 3) 28 V rms b) 2) 2V c) 2) 95 db. Beregning av SPL i 16 m avstand ved P o = 200 W når 1 W gir 96 db i 1 m avstand: Økning i db SPL når tilført effekt til høyttaleren økes

Detaljer

Forelesning nr.6 INF Operasjonsforsterker Fysiske karakteristikker og praktiske anvendelser

Forelesning nr.6 INF Operasjonsforsterker Fysiske karakteristikker og praktiske anvendelser Forelesning nr.6 INF 1410 Operasjonsforsterker Fysiske karakteristikker og praktiske anendelser Oersikt dagens temaer Kretsekialent for opamp Fysiske begrensinger Common-mode rejection Komparatorer Metning

Detaljer

Rev. Lindem 25.feb..2014

Rev. Lindem 25.feb..2014 ev. Lindem 25.feb..2014 Transistorforsterkere - oppsummering Spenningsforsterker klasse Med avkoplet emitter og uten Forsterkeren inverterer signalet faseskift 180 o Transistoren er aktiv i hele signalperioden

Detaljer

Forelesning nr.11 INF 1411 Elektroniske systemer

Forelesning nr.11 INF 1411 Elektroniske systemer Forelesning nr.11 INF 1411 Elektroniske systemer Operasjonsforsterkere 1 Dagens temaer Ideel operasjonsforsterker Operasjonsforsterker-karakteristikker Differensiell forsterker Opamp-kretser Dagens temaer

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG Side av 8 NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer 1 Repetisjon Kap. 5 Kontaktpotensial V 0 = kt q ln Deplesjonssone W = Diodeligningen N an d n i 2 2ε(V 0 V) N a + N d q N a N d I = I o e

Detaljer

Forslag til løsning på eksamen FYS1210 våren 2010

Forslag til løsning på eksamen FYS1210 våren 2010 Forslag til løsning på eksamen FYS1210 våren 2010 Oppgave 1 n seriekopling av solceller forsyner ubest med elektrisk energi. Ubelastet måler vi en spenning på 5 volt over solcellene (Vi måler mellom og

Detaljer

INF3400 Del 5 Statisk digital CMOS

INF3400 Del 5 Statisk digital CMOS INF400 Del 5 Sask dgal MOS Elmore forsnkelsesmodell modell: modell NANDN: NAND 1 9 Forsnkelsesmodell: N 1 j 1 j 1 NAND Ulegg 7 10 1 Parassk dsforsnkelse: V kaller dffusjonskapasanser for parasske kapasanser

Detaljer

Forelesning nr.7 IN 1080 Elektroniske systemer. Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L

Forelesning nr.7 IN 1080 Elektroniske systemer. Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L Forelesning nr.7 IN 1080 Elektroniske systemer Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L Dagens temaer Induksjon og spoler RL-kretser og anvendelser Fysiske versus ideelle

Detaljer

Figur 1. 1e) Uten tilkopling på inngangene A og B - Hva er spenningen på katoden til dioden D1? 1,4 volt

Figur 1. 1e) Uten tilkopling på inngangene A og B - Hva er spenningen på katoden til dioden D1? 1,4 volt Forslag til løsning på eksamen FYS1210 våren 2013 Oppgave 1 Nettverksanalyse. Legg spesielt merke til diodenes plassering. Figur 1 viser et nettverk bestående av en NPN silisium transistor Q1 ( β = 200

Detaljer

Løsningsforslag eksamen inf 1410 våren 2009

Løsningsforslag eksamen inf 1410 våren 2009 Løsningsforslag eksamen inf 1410 våren 2009 Oppgave 1- Strøm og spenningslover. (Vekt: 15%) a) Finn den ukjente strømmen I 5 i Figur 1 og vis hvordan du kom frem til svaret Figur 1 Løsning: Ved enten å

Detaljer

Mot 6: Støy i felteffekttransistorer

Mot 6: Støy i felteffekttransistorer / Mot 6: Støy i felteffekttransistorer To typer av felteffekttransistorer: MOSFET: Kapasitiv kontroll av kanal JFET: Variasjon av bredden på en reversforspent diode hvor deplesjonssonen besteer bredden

Detaljer

g m = I C / V T = 60 ms r π = β / g m = 3k3

g m = I C / V T = 60 ms r π = β / g m = 3k3 Forslag til løsning eksamen FYS20 vår 20 Oppgave Figure viser en enkel transistorforsterker med en NPN-transistor BC546A. Transistoren har en oppgitt strømforsterkning β = 200. Kondensatoren C har verdien

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1411 Elektroniske systemer Eksamensdag: 4. juni 2012 Tid for eksamen: 14:30 18:30 Oppgavesettet er på 5 sider Vedlegg: Ingen

Detaljer

Lysdetektorer. Kvantedetektor. Termisk detektor. Absorbsjon av fotoner: Kvanterespons Termisk respons. UV MIR Fotoeffekt (Einstein, Nobelpris 1921)

Lysdetektorer. Kvantedetektor. Termisk detektor. Absorbsjon av fotoner: Kvanterespons Termisk respons. UV MIR Fotoeffekt (Einstein, Nobelpris 1921) Lysdetektorer Rekombinerer varme Absorbsjon av fotoner: Kvanterespons Termisk respons Kvantedetektor UV MIR Fotoeffekt (Einstein, Nobelpris 1921) Termisk detektor MIR FIR 1 Fotoeffekt (kvantedetektorer)

Detaljer

Forslag til løsning på eksamen FYS1210 høsten 2005

Forslag til løsning på eksamen FYS1210 høsten 2005 Forslag til løsning på eksamen FYS1210 høsten 2005 Oppgave 1 Figur 1 viser et nettverk tilkoplet basen på en bipolar transistor. (For 1a og 1b se læreboka side 199) 1 a ) Tegn opp Thevenin-ekvivalenten

Detaljer

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK Side 1 av 12 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44

Detaljer

De viktigste formlene i KJ1042

De viktigste formlene i KJ1042 De viktigste formlene i KJ1042 Kollisjonstall Midlere fri veilengde Z AB = πr2 AB u A 2 u 2 B 1/2 N A N B 2πd 2 V 2 Z A = A u A N A V λ A = u A z A = V 2πd 2 A N A Ideell gasslov. Antar at gassmolekylene

Detaljer

KONTINUASJONSEKSAMEN TFY4155 ELEKTROMAGNETISME Onsdag 17. august 2005 kl

KONTINUASJONSEKSAMEN TFY4155 ELEKTROMAGNETISME Onsdag 17. august 2005 kl NORGES TEKNISK- NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR FYSIKK Side 1 av 6 Kontakt under eksamen: Jon Andreas Støvneng Telefon: 73 59 36 63 / 41 43 39 30 KONTINUASJONSEKSAMEN TFY4155 ELEKTROMAGNETISME

Detaljer

Forelesning 4. Binær adder m.m.

Forelesning 4. Binær adder m.m. Forelesning 4 Binær adder m.m. Hovedpunkter Binær addisjon 2 er komplement Binær subtraksjon BCD- og GRAY-code Binær adder Halv og full adder Flerbitsadder Carry propagation / carry lookahead 2 Binær addisjon

Detaljer

EKSAMEN I FAG SIF4065 ATOM- OG MOLEKYLFYSIKK Fakultet for naturvitenskap og teknologi 13. august 2002 Tid:

EKSAMEN I FAG SIF4065 ATOM- OG MOLEKYLFYSIKK Fakultet for naturvitenskap og teknologi 13. august 2002 Tid: Side 1 av 5 Norges teknisk-naturvitenskapelige universitet Institutt for fysikk Faglig kontakt under eksamen: Navn: Ola Hunderi Tlf.: 93411 EKSAMEN I FAG SIF465 ATOM- OG MOLEKYLFYSIKK Fakultet for naturvitenskap

Detaljer

g m = I C / V T g m = 1,5 ma / 25 mv = 60 ms ( r π = β / g m = 3k3 )

g m = I C / V T g m = 1,5 ma / 25 mv = 60 ms ( r π = β / g m = 3k3 ) Forslag til løsning på eksamensoppgavene i FYS1210 våren 2011 Oppgave 1 Figure 1 viser en enkel transistorforsterker med en NPN-transistor BC546A. Transistoren har en oppgitt strømforsterkning β = 200.

Detaljer

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 10.desember 2013 Varighet/eksamenstid: 5 timer Emnekode: TELE 2002 Emnenavn: Elektronikk Klasse(r): Studiepoeng: 10 Faglærer(e):

Detaljer

INF3170 / INF4171. Intuisjonistisk logikk: Kripke-modeller, sunnhet, kompletthet. Andreas Nakkerud. 15. september 2015

INF3170 / INF4171. Intuisjonistisk logikk: Kripke-modeller, sunnhet, kompletthet. Andreas Nakkerud. 15. september 2015 INF3170 / INF4171 Intuisjonistisk logikk: Kripke-modeller, sunnhet, kompletthet Andreas Nakkerud 15. september 2015 Kripke-modeller Vi ser på modeller for et språk L. Definisjon En Kripke-modell er et

Detaljer

Forslag til løsning på Eksamen FYS1210 våren 2008

Forslag til løsning på Eksamen FYS1210 våren 2008 Oppgave 1 Forslag til løsning på Eksamen FYS1210 våren 2008 1a) Hvor stor er strømmen gjennom? 12 ma 1b) Hvor stor er strømmen gjennom? 6 ma 1c) Hva er spenningen i punktene AA og BB målt i forhold til

Detaljer

UNIVERSITETET I OSLO.

UNIVERSITETET I OSLO. UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FYS1210 - Elektronikk med prosjektoppgaver Eksamensdag : 1. juni 2007 Tid for eksamen : Kl. 14:30 17:30 (3 timer) Oppgavesettet

Detaljer

LØSNINGSFORSLAG TIL KONTINUASJONSEKSAMEN I TFY4155 ELEKTROMAGNETISME Onsdag 17. august 2005 kl

LØSNINGSFORSLAG TIL KONTINUASJONSEKSAMEN I TFY4155 ELEKTROMAGNETISME Onsdag 17. august 2005 kl NORGES TEKNISK- NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR FYSIKK Faglig kontakt under eksamen: Jon Andreas Støvneng Telefon: 73 59 36 63 / 41 43 39 30 LØSNINGSFORSLAG TIL KONTINUASJONSEKSAMEN I TFY4155

Detaljer

LØSNINGSFORSLAG TIL EKSAMEN FY1013 ELEKTRISITET OG MAGNETISME II Fredag 9. desember 2005 kl

LØSNINGSFORSLAG TIL EKSAMEN FY1013 ELEKTRISITET OG MAGNETISME II Fredag 9. desember 2005 kl NORGES TEKNISK- NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR FYSIKK Kontakt under eksamen: Jon Andreas Støvneng Telefon: 73 59 36 63 LØSNINGSFORSLAG TIL EKSAMEN FY1013 ELEKTRISITET OG MAGNETISME II Fredag

Detaljer

Forelesning nr.2 INF 1411 Elektroniske systemer. Effekt, serielle kretser og Kirchhoffs spenningslov

Forelesning nr.2 INF 1411 Elektroniske systemer. Effekt, serielle kretser og Kirchhoffs spenningslov Forelesning nr.2 INF 1411 Elektroniske systemer Effekt, serielle kretser og Kirchhoffs spenningslov Dagens temaer Sammenheng mellom strøm, spenning, energi og effekt Strøm og resistans i serielle kretser

Detaljer

FYS1210 Løsningsforslag Eksamen V2017

FYS1210 Løsningsforslag Eksamen V2017 FYS1210 Løsningsforslag Eksamen V2017 Oppgave 1 1 a. Doping er en prosess hvor vi forurenser rent (intrinsic) halvleder material ved å tilsette trivalente (grunnstoff med 3 elektroner i valensbåndet) og

Detaljer

Eksamen i TMT 4185 Materialteknologi Tirsdag 12. desember 2006 Tid:

Eksamen i TMT 4185 Materialteknologi Tirsdag 12. desember 2006 Tid: Side 1 av 9 Løsningsforslag Eksamen i TMT 4185 Materialteknologi Tirsdag 12. desember 2006 Tid: 09 00-13 00 Oppgave 1 i) Utherdbare aluminiumslegeringer kan herdes ved utskillingsherding (eng.: age hardening

Detaljer