INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14

Transkript

1 INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 YNGVA BEG A. Forsinkelse i interkonnekt Gitt en 3mm lang og 0.4µm bred leder i metall 2 i en 180nm prosess med egenmotstand 0.04Ω/ og kapasitans 0.25fF/cm. Bruk π modell med tre segmenter (avdelinger) og lage en modell for lederen. A.1 Løsningsforslag Fig. 3. π modell av leder. Det er to grunner til at interkonnekt bidrar til å øke tidsforsinkelse i en krets: 1. uting av signaler (i metall) vil legge last til utgangen på en port. 2. Lange ledere har signifikant motstand. B. rosstalk To ledere med lengde 5mm har kapasitans 0.08fF/µm til jord og 0.1fF/µm til nabolederen. Hver leder blir drevet av en inverter med effektiv motstand lik 2kΩ. B.1 Løsningsforslag A B Fig. 1. Oppdeling av en leder i N deler. (FIG4.38) L modell /2 π modell /2 /2 /2 T modell Fig. 2. Ulike modeller for forsinkelse i interkonnekt. (FIG4.38) Det er enkelt å utvide Elmore forsinkelsesmodell med forsinkelse i interkonnekt. Motstand og kapasitans i en leder kan approksimeres ved å dele opp lederen i små avdelinger som vist i Fig. 1. Det er tre standard metoder for approksimasjon som benyttes; L modell, π modell og T modell som vist i Fig. 2. L modellen krever et høyt antall avdelinger for å produsere et nøyaktig resultat og anvendes derfor ikke så ofte. π modellen gir god nøyaktighet (3% avvik) for 3 eller flere avdelinger. L modellen kan sammenlignes med π modellen men vil være mer krevende å benytte fordi antallet elektriske noder er større. Vi ser at både kapasitans og motstand i en metalleder vil øke med lenge som medfører at forsinkelse i lederen øker kvadratisk. Det er vanligst å bruke metallag til å rute signaler (interkonnekt) på grunn av liten egenmotstand. 3-segment π modell for leder er vist i Fig. 3. Lederen er 3000µm/0.4µm som utgjør 7500 arealenheter. Total motstand er (0.04Ω/ 7500 = 300Ω). Total kapasitans er (0.25fF/µm) (3000µm) = 750fF. Hvert Π-segment har en tredjedel av den totale motstanden og kapasitansen. Fig. 4. Kapasitans mellom naboledere i samme lag og til. (FIG4.41) I Fig. 4 er det vist kapasitans mellom naboledere i samme lag og til. Når A svitsjer 1 vil dette påvirke nabolederen B som også vil få en spenningsendring i samme retning. Den kapasitive påvirkningen kalles crosstalk. rosstalk kan påvirke naboen lederen slik at nabolederen får økt eller redusert sin egens svitsjetid. Påvirkningsgraden er avhengig av kapasitand mellom lederne og den totale kapasitans knyttet til lederen som påvirkes av crosstalk.. Forsinkelse B V eff (A) MF Konstant V DD gnd + adj 1 Svitsjing i samme retning 0 gnd 0 Svitsjing i motsatt retning 2V DD gnd + 2 adj 2 TABLE I rosstalk avhengighet av svitsjeretninger. Dersom en leder og nabolederen svitsjer i samme retning vil lederne påvirke hverandre positivt, dvs. redusert, med hensyn på forsinkelse. I tabell I er det vist hvordan crosstalk påvirkes av svitsjeretninger. Ladning som overføres til en koblingskondensator er gitt av 1 Transisjon fra 0 til 1 eller fra 1 til 0.

2 Q = adj V, (1) der V er spenningsendringen mellom de elektriske nodene (ledere). Dersom for eksempel A svitsjer og B ligger fast blir V = V DD. Dersom nodene A og B svitsjer i motsatt retning blir V = 2V DD. Dette kalles Miller effekt. Miller koblingsfaktor (MF) modellerer kapasitansen mellom to elektriske nodere (ledere). En vanlig verdi for MF er 1.5. En konservativ modell for MF er 2 ved beregning av propageringsforsinkelse og 0 ved beregning av contamination forsinkelse. Vi kan beregne contamination- og propageringsforsinkelse ved å finne de relevante kapasitansene; gnd = (0.08fF/µm) (5000µm) = 0.4pF og adj = (0.1fF/µm) (5000µm) = 0.5pF. Tidsforsinkelsen er gitt av eff. ontamination forsinkelse kan beregnes ved at vi antar at nodene svitsjer i samme retning slik at eff = gnd og dermed t cd = (2kΩ) (0.4pF) = 800ps. Ved beregning av propageringsforsinkelse antar vi at lederne svitsjer i motsatt retning slik at eff = gnd + 2 adj = 1.4pF som gir t pd = (2kΩ) (1.4pF) = 2.8ns. D. Hva er crosstalk støy? D.1 Løsningsforslag Når to ledere ligger forholdsvis nær hverandre vil de kunne påvirke hverandre elektrisk gjennom parasittiske (crosstalk) kapasitanser. En slik påvirkning er derfor kapasitiv. Anta et en leder B skal ligge på en fast spenningen og at en leder A svitsjer. Dersom A påvirker spenningen på B gjennom crosstalk kaller vi dette for crosstalk støy. I dette tilfellet kaller vi A for aggressor og B for victim. Vaggressor Victim Victim Fig. 5. og victim. (FIG4.42) aggressor Vaggressor -a victim Victim -v Victim Fig. 6. og victim med drivere. (FIG4.43) I Fig. 5 ser vi to ledere med kapasitansen adj mellom lederne. Den ene lederen (victim) påvirkes av spenningsendring på den andre lederen (aggressor): V victim = adj gnd + adj V aggressor, (2) der V aggressor er spenningsendring på aggressor lederen. Dersom victim lederen drives vil strømmen som driveren leverer redusere crosstalk støy for victim. Dette kan modellers som der V victim = ( ) ( ) adj 1 V aggressor, (3) gnd + adj 1 + k k = τaggressor τ victim = aggressor ( gnd a + adj ) aggressor ( gnd v + adj ), (4) der gnd a og gnd v er henholdsvis kapasitans for aggressorog victim til jord som vist i Fig. 6. rosstalk støy er mest dominerende når victim er udrevet eller svakt drevet i forhold til aggressor, dette medfører at k < 1. Effekten av crosstalk er vist i Fig. 7.

3 Vaggressor Victim udrevet Variasjoner kan modelleres med uniform eller normal (Gauss) statistiske fordelinger som vist i Fig. 8. For uniform fordeling er det vanlig å definere feks. variasjon i forsyningsspenning ±10%V DD som vil gi et meget robust design. Det er da viktig at hele kretsen fungerer korrekt med den spesifiserte variasjonen. Normalfordeling spesifiseres med et standardavvik ρ. Prosess variasjoner er vanligvis modellert som en normalfordeling. Dersom kretseksemplarer som ligger utenfor 3ρ skal forkastes, tilsvarer dette 0.26% av eksemplarene. En grense på 2ρ tilsvarer 4.6%. Grensene 2ρ og 3ρ er vanlig å bruke. 0.3 Victim drevet Variasjon i forsyningsspenning t (ps) Fig. 7. rosstalk. (FIG4.44) E. Hvilke prosessvariasjoner kan påvirke transistorenes virkemåte? esponsen til integrerte kretser kan kan variere som følge av omgivelser og fabrikasjon. Det er vanlig å ta hensyn til noen viktige variasjonskilder ved design: 1. Forsyningsspenning. 2. Temperatur. 3. Prosessvariasjoner. Det er viktig å designe kretser slik at de gir korrekt respons over et intervall av ekstremverdier for variasjonskildene. Dette gir et robust og pålitelig design som vil hindre et system i å feile katastrofalt. 1/e 1 Ekskluderer 37% 1/e Normalfordeling Ekskluderer 4.6% Når man designer en krets bruker man normalt en ideel forsyningsspenning som er tilpasset den prosessen man skal realisere designet i. Det er imidlertid mange årsaker til at forsyningsspenningen kan variere globalt, gjennom mismatch i spenningsregulatorer, og lokalt gjennom spenningstap i ledere. Det er fornuftig å designe kretsene slik at logikken fungerer for en spesifikk klokkefrekvens når forsyningsspenningen variere med 10%. Hastigheten er proporsjonal med forsyningsspenningen slik at det er vanlig å designe med en god margin. Variasjon i temperatur Effektforbruk vil resultere i temperaturstigning i en krets. Når temperaturen øker vil transistorstrømmene minke. Den faktiske temperaturen lokalt i en integrert krets er avhengig av både omgivelsestemperatur og lokal påvirkning pga effektforbruk. Det er vanlig å spesifisere temperaturgrenser for omgivelsene som kretsene skal kunne fungere i. For kommersielle produkter er vanlige grenser 0 o og 70 o, for industrielle produkter er grensene 40 o og 85 o og for militære produkter er grensene 55 o og 125 o. Prosessvariasjoner Transistorer og ledere i en integrert krets vil bli fremstilt ved prosessering med en viss variasjon rundt nominelle verdier. Dette gjelder særlig selve størrelsene eller geometriene og dopekonsentrasjoner. Disse variasjonene kan oppstå innenfor en enkelt integrert krets og på en wafer. De mest kritiske variasjonene er kanallengde L, tykkelsen på tynnoksid t ox og terskelspenning V t. Terskelspenningene varierer blant annet på grunn av variasjon i dopekonsentrasjoner. For interkonnekt er de mest kritiske variasjonene lederbredde og avstand mellom ledere Uniform fordeling Fig. 8. Uniform og normal fordeling. (FIG4.58)

4 F. Hvordan påvirker temperatur transistorkarakteristikker? G. Hva er latchup? Transistorkarakteristikker er påvirket av temperatur. Mobiliteten til ladningsbærere avtar når temperaturen stiger, dette kan modelleres som µ(t) = µ(t r)( T T r ) kµ, der T er temperatur, T r er romtemperatur (300 o K) og k µ er en parameter i intervallet Terskelspenningen vil variere tilnærmet lineært med temperaturen V t(t) = V t(t r) k vt(t T r), der k vt typisk ligger i området 0.5 og 3.0mV/K. Ids (A) Vgs (V) Økt temperatur Økt temperatur Fig. 9. Transistor karakteristikk varierer med temperatur. (FIG2.21) Effekten av endring i temperatur er vist i Fig.9, der maksimum (PÅ) strømmen reduseres med økt temperatur og minimum (AV) strømmen øker. Generelt vil ytelsen reduseres ved økt temperatur. Ytelsen kan økes ved å anvende kjøling. Ved introduksjonen av MOS teknologien hadde kretsene en tendens til å danne forbindelser med liten motstand mellom V DD og gnd som forårsaket en katastrofal kortslutning i kretsene. Fenomenet kalles latchup og er forårsaket av biaserte latente bipolare transistorer mellom substrat, brønn og diffusjon. Fig. 10. Latchup. Latchup i en inverter er vis i Fig. 10. Som vi ser er det mange mulige npn- og pnp overganger som kan resultere i bipolare transistorer dersom biaseringsbetingelsene for det er tilstede. Normalt vil substratspenningen V sub = (OV ) og V brønn = V DD være tilstrekkelig til å holde npn- og pnp overganger ubiasert. Det er ulike årsaker til at de bipolare transistorene blir biasert slik at de begynner å levere strøm og påvirke substrat- og brønnspenninger. Ulike støypulser i form av uønskede spenningssving kan oppstå, gjerne via eksterne innganger. Støypulsene kan biasere de bipolare transistorene og dermed påvirke svake spenningsreferanser. Fig. 11. Situasjon som kan fremprovosere latchup. Et eksempel på en situasjon som kan resultere i latchup er vist i Fig. 11. Anta for eksempel at spenningen i substratet økes, for eksempel ved tilførsel av ekstern spenning ved oppstart. Vi kan anta at V sub økes slik at npn transistoren mellom n + diffusjon, og skrus på. Normalt skal substratet ligge til, men det er fysisk mulig at spenningen lokalt kan stige dersom kretsen lokalt blir påvirket av uheldige spenningsendringer. npn transistoren vil levere strøm fra kollektor () til emitter (n + ) diffusjon. Dersom spenningsforsyningen til brønnen er svak vil npn transistoren kunne trekke brønnspenningen V brønn noe ned fra V DD. Vi kan modellere dette som en motstand i en som vist i Fig. 12. Vi kan nå tenke oss at det trekkes strøm fra en slik at spenningen i brønnen V brønn faller i forhold V DD slik at det genereres en pnp bipolar transistor med base i en som vist i Fig. 13, emitter i p + diffusjon (V DD) og kollektor i p- substratet. Den nye transistoren vil trekke strøm fra spenningsforsyningen (emitter) og tilføre strøm til substratet og dermed bidra til at substratspenningen V sub stiger ytterligere og bidrar til at npn transistoren med kollektor i en trekker mer strøm, som igjen vil bidra til at V brønn faller ytterligere. Vi har

5 Fig. 12. Latchup. Eksterne signaler har man liten kontroll over slik at det er fornuftig å beskytte disse paddene spesielt for å redusere risikoen for uønskede spenninger internt i den integrerte kretsen. Det er viktig å legge beskyttelsesringer (guard rings) rundt kontaktpunkter som er knyttet til kretser som er spesielt utsatt for latchup. Dette kan typisk være brønn- og substratkontakter i I/O paddene eller transistorer som ligger svært nær paddene som vist i Fig.14. eferences [1] Neil H.E. Weste og David Harris MOS VLSI DESIGN, A circuit and system perspective tredje utgave 2005, ISBN: , Addison Wesley, p+ n+ n+ p+ p + p+ n+ sub sub Fig. 13. Latchup. nå fått to bipolare transistorer som virker sammen som en aktiv kortslutning mellom V DD og. Latchup kan lett unngås ved å minimere brønn og sub slik at det er mindre spenningstap i brønn og substrat mot henholdsvis V DD og. Det er svært viktig at designeren lager god kontakt til brønn og substrat slik at spenningsreferansene er sterke. Det er en god strategi å plassere så mange substrat og brønnkontakter som arealet tillater. Følgende strategier bør følges for å ungå problemer med latchup: Alle brønner bør ha minst en brønnkontakt. Alle substrat- og brønner bør kobles direkte til passende referanser tilført i gode metalledere. Brønn- og substratkontakter bør plasseres for hver 5-10 transistor og med maksimalt 25 µm avstand. Som regel er det fornuftig å plassere så mange brønn- og substratkontakter som arealet tillater. nmos transistorer bør plasseres så nær spenningsforsyningen som mulig, og tilsvarende pmos transistorer så nær V DD som mulig. p+ n+ Fig. 14. Guard rings. I/O, dvs. inngangs- og/eller utgangspadder eller eksterne tilkoblinger, spiller en spesielt viktig rolle i latchup problemer.