Forelesning 8. CMOS teknologi

Transkript

1 Forelesning 8 CMOS teknologi

2 Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder Designeksempler (Cadence) 2

3 Halvledere (semiconductors) 3 I vanlig form leder havledere elektrisitet dårlig. Ved hjelp av «doping» og elektriske felt kan man endre ledningsevnen. Der to regioner som er dopet annerledes møtes, dannes en «semiconductor junction». Basisien for all moderne elektronikk: Dioder Transistorer Sensitivitet til lys og varme; solpaneler og thermoelektriske komponeneter. LED eller lys dioder. Mest vanlige halvledere: silisium, germanium og gallium.

4 NMOS transistoren NMOS (Negative doped Metal Oxide Silicon) En 3 (4) terminals komponent Drain Drain Symbol: Gate Gate Source Source Spenningen på gate bestemmer om transistoren leder strøm mellom drain og source terminalene 4

5 NMOS transistoren Ledning Gate poly Isolasjon Ledning n+ n+ Source Drain Silisiumskive p- p- Sett fra siden Silisiumskive n+ poly n+ p- : Svakt positivt dopet silisium n+ : Sterkt negativt dopet silisium (ledende) poly : Polykrystalinskt silisium (ledende) Sett ovenifra 5

6 NMOS transistoren Gate Isolasjon Source poly Drain n+ n+ p- Silisium skive n+ og poly leder strøm, p- leder også strøm til en viss grad Strøm (elektroner) kan ikke gå i fra p- til n+ materiale Strøm kan derfor i utgangspunktet ikke gå i fra source til drain 6

7 NMOS transistoren Gate Isolasjon Source 5V Drain n+ n+ p- Silisium skive Hvis man setter en positiv spenning på gate terminalen (5V)* i forhold til silisiumskiven, dannes det et n+ lag under gate terminalen Nå kan det gå strøm i mellom source og drain * Forutsetter en 5V prosess i alle påfølgende forklaringer 7

8 NMOS transistoren NMOS brukt som styrt bryter (digital anvendelse) Metallledning Gate Metallledning Bryter ekvivalent p- n+ n+ Metallledning Gate Metallledning p- n+ n+ 5V Bryter ekvivalent 8

9 PMOS transistoren PMOS (Positive doped Metal Oxide Silicon) En 3 (4) terminals-komponent Source Source Symbol: Gate Gate Drain Drain Spenningen på gate bestemmer om transistoren leder strøm i mellom drain og source terminalene 9

10 PMOS transistoren Gate Isolasjon Source poly Drain p+ p+ N-brønn p+ poly p+ n- N-brønn p- Silisiumskive Sett fra siden n- p- Sett ovenifra Silisiumskive n- : Svakt negativt dopet silisium p+ : Sterkt positivt dopet silisium (ledende) poly : Polykrystalinskt silisium (ledende) 10

11 PMOS transistoren Gate Source poly Drain p+ p+ n- N-brønn p- Silisium skive p+ og poly leder strøm, n- leder også strøm til en viss grad Strøm (elektroner) kan ikke gå i fra p+ til n- materiale Strøm kan derfor i utgangspunktet ikke gå i fra drain til source 11

12 PMOS transistoren Gate Source Drain p+ p+ n- 5V N-brønn p- Silisium skive Hvis man setter en negativ spenning på gateterminalen (-5V) i forhold til brønnen, dannes det et p+ lag under gateterminalen Nå kan det gå strøm mellom drain og source 12

13 PMOS transistoren PMOS brukt som styrt bryter (digital anvendelse) Metallledning Gate 5V Metallledning Bryter ekvivalent n- p+ p+ 5V Metallledning Gate Metallledning n- p+ p+ 5V Bryter ekvivalent 13

14 CMOS kretser CMOS (Complementary MOS) inverter Vdd Gnd n+ n+ p- n- p+ 5V Vdd p+ x x Metall Sett fra siden x Poly n- Gnd p- x 14 Kontakt fra metall til n+ Sett ovenifra

15 CMOS inverter Tilstand 1 - inn, 5V ut Vdd Gnd 5V n+ n+ p+ n- p- Sett fra siden 5V Vdd p+ 5V Gnd e- n- Vdd Gnd p- 5V Sett ovenifra 15

16 CMOS inverter Tilstand 2-5V inn ut Vdd 5V Gnd n+ n+ p- p+ n- Sett fra siden 5V 5V Vdd p+ 5V 5V Gnd e- n- Vdd Gnd p- Sett ovenifra 16

17 CMOS NAND-krets Vdd Vdd A B Både A og B må være 5V for å koble utgangen ned til A (AB) B Gnd 17

18 CMOS NAND-krets B A (AB) Vdd B A n- A 5V (AB) B p- Gnd Skjema Utlegg 18

19 CMOS NOR-krets A Det holder at enten A eller B er 5V for å koble utgangen ned til B (A+B) B A 19

20 CMOS NOR-krets A A B Vdd n- B (A+B) 5V (A+B) A B Gnd Skjema Utlegg 20

21 CMOS-kretser A C En enkel CMOS port kan implementere generelle funksjoner Eksempel: F = (C(A+B)) B (C(A+B)) A B C Vdd n- p- C (C(A+B)) B A Gnd 21

22 Eksempel: Fulladder CMOS-kretser 22

23 Open drain (wired AND) En port med open drain(collector)-utgang kan bare trekke utgangsspenningen ned til Gnd / 0, ikke dra den opp til Vdd / 1 Fordel: Utganger fra flere porter kan kobles sammen (ingen logisk/elektrisk konflikt) Andre egenskaper: For å kunne få 1 ut, bruker vi en ekstern motstand mot Vdd Nye funksjoner blir generert i utgangsledningene. (Kan resultere i færre porter) 23

24 Open drain Eksempel 1: Eksempel 2: Får 3-inputs NOR gratis Evt. får 3-inputs AND gratis 24

25 CMOS - teknologiutvikling Skalering reduksjon i geometriske størrelser Gate isolasjon: Vanlig tykkelse 1.2nm 7nm State of the art: <3 atomlag Gevinst ved reduksjon i tykkelse: Raskere transistor Transistor lengde: Vanlig lengde: 0.06µm-0.35µm State of the art: <10nm Gevinst ved reduksjon i lengde: Raskere transistor poly Isolasjon: Silisiumoksyd n+ n+ p- Silisiumskive 25 Transistorlengde

26 CMOS - teknologiutvikling Sideeffekt ved skalering: Forsyningsspenningen må reduseres Flere metall lag Mer 3 dimensjonal ledningsstruktur Vanlig antall metall lag: 5-12 Eksempel: Xilinx Virtex V FPGA 65nm transistorlengde, 12 metall lag, Vdd kjerne = 1V 26

27 CMOS - teknologiutvikling Eksempel på mikrochip overflate Transistor Metall ledninger nm

28 CMOS - teknologiutvikling Intel 90nm prosess 28

29 CMOS - teknologiutvikling Intel 90nm prosess Tverrsnitt av metall ledinger i 7 lag 29

30 30 CMOS skjulte budskap

31 Kurs i CMOS design ved IFI INF3400/ Digital mikroelektronikk (vår) INF3410/ Analog mikroelektronikk (høst) 31

32 Oppsummering MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder CMOS teknologi 2006 Designeksempler (Cadence) 32