CMOS inverter DC karakteristikker og hvordan transistorstørrelser

Transkript

1 Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon og beregning av støymarginer. Transistormodellen utvides med kanallengdemodulasjon og body effekt. DC karakteristikk for pass transistorer og transmisjonsporter. DC karakteristikk for ulike typer invertere, invertere med statisk last og pseudo nmos inverter. Praktisk arbeid er knyttet til DC simulering av ulike typer invertere. lle henvisninger til figurer er relevant for Weste & Harris [].. Innhold.. CMOS inverter DC karakteristikk. Kapittel.5. side Transistor størrelser. Kapittel.5. side Støymargin. Kapittel.5. side Kanallengdemodulasjon eller kanalforkortning Kapittel.4. side Inverter med statisk last 7. Pseudo nmos inverter 8. Body effekt Kapittel.4.. side Pass transistor DC karakteristikk Kapittel.5.4 side Tristate inverter Kapittel.4.7 side Kretssimulering DC. Kapittel side II. CMOS inverter DC karakteristikk (Kapittel.5. side 88-89) * Forutsetter en enkel forståelse av førsteordens transistor ligninger. (INF4 Del : Enkel MOS transistor modell, Kapittel. side 7-75) I () Vinn =.5V Vinn =.75V Vinn =.65V x -4 Vinn =.5V Vinn =.8V Isdp Isdp Isdp D E Fig.. Transistor strømmer som funksjon av utgangsspenning for ulike inngangsspenninger B C Fig.. CMOS Inverter DC (V-V) karakteristikk C D B E Vinn Isdp Vut Fig.. CMOS Inverter med positiv strømretning for pmos- og nmos transistor. Merk forskjellen fra læreboken ved at vi definerer positiv strømretning og kaller strømmen I sdp istedet for I dsp som vil være negativ. (FIG.5) En CMOS inverter er vist i Fig., der positive strømretninger er vist. Merk forskjellen fra læreboken (FIG.5) ved at vi definerer positiv strømretning for pmos transistoren og kaller strømmen I sdp istedet for I dsp som vil være negativ. Med utgangspunkt i førsteordens transistormodeller for pmos- og nmos transistorene skal vi finne inverterens DC karakteristikk, dvs. utgangen som funksjon av inngangen eller V ut som funksjon av V inn. Vi lager et plott som viser strømmen gjennom transistorene som en funksjon av utgangen på inverteren for ulike inngangsspenninger. For nmos transistoren tilsvarer dette I dsn som funksjon av V dsn fordi V dsn = V ut. For pmos transistore derimot må vi se på I sdp som funksjon av V ut = V DD V sdp. Dette vil i praksis si at vi flytter kurven som vist i Fig.. Der hvor strømkurven for nmos transistoren, gitt en spesifikk V inn = V gsn, krysser strømkurven for pmos transistor med samme inngangsspenning V inn = V DD V sgp får vi et DC punkt (V ut,v inn). Med andre ord en gitt inngangsspenning vil gi ekvivalente strømmer i nmos- og pmos transistorene for en bestemt utgangsspenning. På denne måten kan vi finne transfer, eller V-V (DC) karakteristikk for inverteren som vist i Fig.. For pmos transistoren i inverteren har vi: V sgp = V sp V gp ()

2 = V DD V inn V sdp = V sp V dp = V DD V ut. V LINEÆR METNING V gsn < V tn V gsn > V tn V gsn > V tn V inn < V tn V inn > V tn V inn > V tn V dsn < V gsn V tn V dsn > V gsn V tn V ut < V inn V tn V ut > V inn V tn TBLE I Operasjonsområder for nmos transistor i en inverter (Tabell. side 88). V LINEÆR METNING V sgp < V tp V sgp > V tp V sgp > V tp V inn > V DD + V tp V inn < V DD + V tp V inn < V DD + V tp V sdp < V dsat V sdp > V dsat V sdp < V sgp V tp V sdp > V sgp V tp V ut < V tp V inn V ut > V tp V inn V ut > V inn V tp V ut < V inn V tp TBLE II Operasjonsområder for pmos transistor i en inverter (Tabell. side 88). Tabell I og II viser de tre operasjonsområdene for transistorene i en inverter. Vi kan anta at V tp V tn. Som vist i Fig. får vi en inverter DC karakteristikk med forskjellige områder der forsterkningen varierer. Inverterens forsterking er definert i området C.. Område, se Fig. Inngangsspenningen er lavere enn terskelspenningen for nmos transistoren, dvs. V inn < V tn. nmos transistoren vil da være V og pmos transistoren vil være PÅ fordi V inn < V DD + V tp. Dette må resultere i at utgangen trekkes til V DD på grunn av at I dsn = og dermed I sdp > I dsn. Med utgang V ut V DD vil pmos transistoren åpenbart være i det lineære området fordi V ut > V inn V tp. Vi har da at: ( β p V sgp V tp V sdp ( β p V sgp V tp V sdp I sdp ) = I dsn V sdp = ) (V DD V ut) = V ut = V DD. B. Område B, se Fig. Inngangsspenningen er høyere enn terskelspenningen og lavere enn V DD/ for nmos transistoren, dvs. V tn V inn < V DD/. nmos transistoren vil da være PÅ og pmos transistoren vil også være PÅ fordi V inn < V DD + V tp. Begge transistorene er PÅ og det vil nå gå en strøm mellom V DD og V SS(). Dersom vi antar at β n = β p, dvs transistorene er like sterke og V inn < V DD/, som betyr at V gsn(= V inn) < V sgp(= V DD V inn), medfører dette at pmos er kraftigere biasert og leverer mer strøm enn nmos transistoren. Utgangen vil derfor ligge nærmere V DD enn V SS. Kriteriet for at nmos transistoren skal være i metning er at V ut > V inn V tn som betyr at V inn < V ut + V tn. Det spesifikke punktet der nmos transistoren går fra metning til lineært område er gitt av V ut = V inn V tn. For pmos transitoren har vi at metning forutsetter V ut < V inn V tp som betyr at V inn > V ut+v tp (husk at V tp er negativ). Dette gir en spesifikt punkt for pmos skifte mellom lineært område og metning V ut = V inn V tp. Som Fig. viser vil nmos transistoren være i metning og pmos transistoren være i det lineære området. Vi har da følgende: I dsn = I sdp β n (Vgsn Vtn) = β p (V sgp V tp V sdp ) V sdp V ut = V inn + V t + (V DD V inn )(V DD V t), der V tp = V tn = V t og β p = β n. C. Område C, se Fig. Inngangsspenningen er nær svitsjepunktet til inverteren, dvs. V inn = V DD/. Vi har da at begge transistorene er i metning fordi V inn V tn V ut V inn V tp. Her er det svært stor forsterkning fordi transistorstrømmene ikke er avhengig av utgangsspenningen i dette området. Stor forsterkning betyr kraftig fall i utgangsspenningen. Vi har: I dsn = I sdp β n (Vgsn Vtn) = βp (Vsgp Vtp ) (V inn V t) = (V DD V inn V t) V inn =, der V tp = V tn = V t og β p = β n. I () x B C Fig. 4. I en inverters utgangsstransisjon vil både pmos- og nmos transistoren være på samtidig slik at det vil gå en strøm mellom V DD og. Når en inverter endrer utgangsverdi vil det i løpet av transisisjonen være korte perioder der både pmos- og nmos transistoren er på. I slike tilfeller vil det gå en strøm mellom V DD og som vist i Fig. 4. D. Område D, se Fig. V DD/ < V inn < V DD + V tp. nmos transistoren er opplagt PÅ og pmos transistoren er også PÅ fordi V inn < V DD V tp. nmos transistoren er i lineært område fordi V ut < V inn V tn, og pmos transistoren er i metning fordi V ut < V inn V tp, se Fig.. Vi har da at: D E

3 ( V inn V tn Vut I dsn = I sdp ) V ut = (V DD V inn V tp ) V ut = V inn V t der V tp = V tn = V t og β p = β n. E. Område E, se Fig. (V inn V DD )(V DD V t), Inngangen er nå nær V DD dvs. V inn > V DD + V tp. nmos transistoren er da PÅ og i metning, mens pmos transistoren er V. Utgangen vil da være svært nær V SS, dvs. V ut V ss. Vi har I dsn = I ( ) dsn β p V inn V tn Vut V ut = V ut = III. Transistorstørrelser (Kapittel.5. side 9-9) βp =.5βn βp =.βn βp = βn βp = 5βn βp = βn der V tp = V tn = V t og β p = β n. F. Oppsummering Fig. 6. CMOS Inverter DC (V-V) karakteristikk for forskjellige transistorstørrelser. Transfer karakteristikker for invertere med ulike transistorstørrelser er vist i Fig. 6. Vi kan se hvordan forholdet i størrelse mellom de to transistorene påvirker inverterens transfer karakteristikk. Dersom vi gjør pmos transistoren sterkere enn nmos transistoren vil svitsjepunktet, inngangsterskel, flyttes mot høyre fordi det blir tyngre å dra utgangen ned til gjennom en svak nmos transistor. Likeledes vil inngangsterskelen flyttes mot venstre når nmos transistoren styrkes i forhold til pmos transistoren.. Mål Forstå hvordan transistorstørrelse, spesielt forholdet mellom nmos- og pmos transistorer, påvirker inverterens transfer karakteristikk. B. Notater Fig. 5. CMOS Inverter DC (V-V) karakteristikk og DC karakteristikk gitt av uttrykk for utgangsspenning i områdene, B, C, D og E. I Fig. 5 er en DC karakteristikk modellert ved hjelp av ligningene for utgangsspenning i områdene, B, C, D og E vist sammen med karakteristikken fra Fig.. Som vi ser gir dette selvfølgelig samme resultat. pmos nmos utgang V inn < V tn lineær av V ut = V DD B V tn V inn < V DD / lineær metning V ut > V DD / C V inn = V DD / metning metning V ut faller D V DD / < V inn V DD V tp metning lineær V ut < V DD / E V inn > V DD V tp av lineær V ut = TBLE III CMOS inverter (Tabell. side 89). En oppsummering av inverterens operasjonsområder er vist i tabell III. Inverterens inngangsterskel er definert som V inv = V inn = V ut. G. Mål Forstå hvordan CMOS inverterens transfer-, eller DC (V-V), karakteristikk ser ut, og kunne lokalisere områder der nmos-, og pmos transistorene er V og PÅ, i lineært område eller metning.

4 IV. Støymargin (Kapittel.5. side 9-9) VOH.5 B X Inverter Inverter Fig. 7. CMOS Invertere der utgang X skal drive neste inverter og tolkes som inngang Y. X Y Y VOL C D E Utgang Logisk Inverter Inverter VOH NMH VIH VIL Ikke definert Inngang Logisk VIL VIH Fig. 9. CMOS Inverter DC (V-V) karakteristikk med støymarginer. Der hvor forsterkningen er -, dvs. der den deriverte av V ut = - får vi VIH, VIL, VOH og VOL. (FIG.) Utgang Logisk VoL NML Inngang Logisk B. Notater Fig. 8. Støymarginer. (FIG.9) Støymargin har med robusthet å gjøre. Utgangen på en port må være tilstrekkelig nær de logiske verdiene eller ( eller V DD ) slik at porter som skal tolke signalet i form av en inngang, tolker signalet riktig. Vi må definere sikkerhetsmarginer slik at alle porter fungerer riktig logisk. I Fig. 7 skal inverter med utgang X drive inverter med inngang Y. Vi forutsetter at Y = X. Det kritiske for inverter er at inngangen Y er definert som et lovlig signal som vil gi en riktig logisk utgang på inverter. Dersom inverter alltid produserer gode signaler som kan defineres som godkjent eller er situasjonen tilfredstillende. For å være sikker på å ikke generere gale logiske verdier er det fornuftig å legge et sterkere krav på utgangssignaler enn på inngangssignaler, dvs. dersom inverter kan tolke signaler av dårlige kvalitet (svak eller ) enn inverter kan produsere får vi en støymargin. Definisjoner, se Fig. 8: der NM L = V IL V OL, V IL = høyeste inngang tolkes som, V OL = høyeste utgang definert som der NM H = V OH V IH, V OH = laveste utgang definert som, V IH = laveste inngang tolkes som Støymarginer er vist i Fig. 8 og for en inverter i Fig. 9. Der hvor forsterkningen er -, dvs. der den deriverte av V ut = - får vi VIH, VIL, VOH og VOL.. Mål Forstå hvordan støymarginer defineres og hvorfor det er nødvendig med støymarginer 4

5 V. Kanallengdemodulasjon eller kanalforkortning (Kapittel.4. side 78) * Forutsetter en enkel forståelse av førsteordens transistor ligninger. (INF4 Del : Enkel MOS transistor modell, Kapittel. side 7-75).8 x - kanallengdemodulasjon Vgs > Vt g Vgd < Vt + - s d + - Vds > Vgs - Vt Ids n + L (effektiv) n + L (nominell) p Ids () Vds (V) Fig.. Transistorstrømm med og uten kanallengdemodulasjon. (FIG.4) Fig.. Tverrsnitt av transistor i metning. (FIG.d) I Del har vi beskrevet en transistor som en (ideell) strømkilde i metning, dvs. det er ingen endring i strømmen når vi øker drain source spenningen fra metningsspenningen (V dsat = V gsn V tn). Utgangsimpedansen (motstanden) blir da uendelig stor. Dette er en forenkling som ikke tar hensyn til at den effektive kanallengden blir redusert i metning. Som vist i Fig. vil ikke kanalen strekke seg helt til drain siden. Effekten av dette er at den effektive kanalengden blir kortere og at strømmen øker i metning når drain source spenningen øker. Vi kan modellere den effektive kanallengden som: L eff = L L d, kanallengde modulasjon der L d er avstanden fra drain til kanal og L nominell kanallengde. L d vil øke når drain source spenningen øker. Vi kan modellere strømmen i metning, inkludert kanallengdemodulasjon: I ds = β (Vgs Vt) ( + λv ds ). der λ er en empirisk verdi. For å få en kontinuerlig modell multipliseres kanalmodulasjonsleddet også med strømmen i lineært område slik at transistormodellen for nmos transistor blir: V I ds = LINEÆR METNING ( I ds = β V gs V t V ds ) V ds ( + λ nv ds ) I ds = β (Vgs Vt) ( + λ nv ds.) () Fig.. Inverter DC karakteristikk med og uten kanallengdemodulasjon. B. Transferkarakteristikk for inverter med kanallengdemodulasjon Fig. viser DC karakteristikk for CMOS inverter med og uten modell for kanallengdemodulasjon. Som vi ser vil kanalmodulasjon redusere forsterkningen i forhold til en inverteren modellert med førsteordens transistormodeller. C. Mål Forstå og kunne modellere kanallengdemodulasjon. D. Notater Tilsvarende modeller for pmos transistor med kanalforkortning er: V I sdp = LINEÆR I sdp = β p ( V sgp V tp V sdp ) V sdp ( + λ pv sdp ) METNING I sdp = βp (Vsgp Vtp ) ( + λ pv sdp ). (). I-V karakteristikker for nmos transistor med kanallengdemodulasjon Fig. viser transistorstrøm med og uten kanalmodulasjon. I noen bøker beskrives kanalmodulasjonsfaktor λ analytisk. 5

6 VI. Invertere med statisk last.5.5 Rlast = 5k Vinn Rlast IR Vut.5.5 Fig.. Inverter med lastmotstand. Det er to grunnleggende typer statiske eller passive laster som er aktuelle i CMOS:. Motstand som kalles R last.. Strømkilde som kalles I last Fig. 5. DC karakteristikk for inverter med lastmotstand. I Fig. er det vist en inverter med en lastmotstand. Strømmen gjennom nmos transistoren vil ved et stabilt DC punkt alltid være lik strømmen gjennom lastmotstanden. Med andre ord; for en gitt inngangsspenning vil det finnes en utgangsspenning som tilfredstiller kravet I R = I dsn. I motsetning til en vanlig inverter vil denne inverteren ikke ha en aktiv last som endres med inngangssignalet (pmos transistoren i vanlig inverter når inngangssignalet stiger), men vil ha en last som ikke er avhengig av inngangssignalet og som vil variere lineært mhp. på utgangen, dvs. Vinn Vut Ilast R last = (V DD V ut) I dsn. (4) Fig. 6. Inverter med ideell strømkilde som last. x - () R o o R o o o Vgsn =.V o o o Vdsn (V) Vgsn =.V Vgsn =.64V Vgsn =.98V Fig. 4. Transistorstrømmer for inverter med lastmotstand. Transistorstrømmer i en inverter med en motstand som last er vist i Fig. 4, og en DC karakteristikk for inverter med lastmotstand lik 5kΩ er vist i Fig. 5. Som vi ser er det tyngre å dra utgangen lav gjennom nmos transistoren fordi strømmen i lastmotstanden øker når utgangen faller. I en komplementær inverter vil pmos strømmen avta når utgangen faller fordi et fall i utgangen er avhengig av en økning i inngangsspenningen som direkte reduserer pmos strømmen. I Fig. 6 er det vist en inverter med en laststrøm. Strømmen gjennom nmos transistoren vil ved et stabilt DC punkt alltid være lik laststrømmen. Med andre ord; for en gitt inngangsspenning vil det finnes en utgangsspenning som tilfredstiller kravet I dsn = I last. I motsetning til en vanlig inverter vil denne inverteren ikke ha en aktiv last som endres med inngangssignalet (pmos transistoren i vanlig inverter), men vil ha en last som er uavhengig av inngangssignalet og utgangssignalet. For en ideell strømkilde vil vi anta uendelig impedans (motstand), som betyr at laststrømmen er konstant og dermed uavhengig av utgangs- og inngangsspenningen. En DC karakteristikk for en inverter med strømlast lik µ er vist i Fig. 7.. Sammenligning med vanlig inverter For invertere med statisk last vil det alltid gå en strøm mellom V DD og som vil medføre at porten vil ha en betydelig statisk strøm som gir et statisk effektforbruk eller strømforbruk som vist i Fig. 8. Dette er en klar ulempe i forhold til en vanlig (komplementær) CMOS inverter der den statiske strømmen er neglisjerbar fordi pmos transistoren (aktiv) vil skrus av når inngangen er. B. Mål Forstå hvordan inverter med ulike typer statisk last, motstand, strømkilde, fungerer. 6

7 .5 VII. Pseudo nmos inverter Ilast = x Vinn Isdp Vut Fig. 7. DC karakteristikk for inverter med ideell strømkilde (µ) som last. Fig. 9. Pseudo nmos inverter. x -4 Ilast = x -4.5 I () Fig. 8. Strømforbruk for inverter med ideell strømkilde (µ) som last. C. Notater Wp = Wn Fig.. Pseudo nmos inverter DC karakteristikk med W p/l p = W n/l n. En såkalt pseudo nmos inverter er vist i Fig. 9. Lasttransistoren (pmos) vil alltid være på, men vil være i lineært område eller metning avhengig av utgangsspenningen. I lineært område kan pmos transistoren modelleres som en motstand og i metning kan pmos transistoren forenklet modelleres som en ideell strømkilde. Lasten vil her virke som en kombinasjon av motstand og ideell strømkilde. En DC karakteristikk for en pseudo nmos inverter er vist i Fig.. Vi ser at det er tyngre å dra utgangen lav enn for en komplementær inverter.. Sammenligning med andre invertere En vesentlig forskjell på pseudo nmos inverter og komplementær inverter er strømforbruket når utgangen er lav. Vi ser at strømmen som trekkes av kretsen ikke går ned mot for pseudo nmos inverteren som vist i Fig.. Forsterkningen er i tillegg mye mindre og dermed er støymarginer dårligere enn for komplementær inverter. En fordel mel pseudo nmos inverteren er redusert areal, primært gjennom redusert ruting, og redusert inngangslast fordi inngangen bare skal drive en transistor. B. Mål Forstå hvordan pseudo nmos inverter fungerer. Opprinnelsen til dette navnet er at en pmos transistor som alltid er på har lignende karakteristikk som en depletion transistor i NMOS teknologi som er forløperen til CMOS teknologi. Vi ser da bort ifra kanallengdemodulasjon. 7

8 I () x - Wp = Wn Fig.. Strømforbruk for pseudo nmos inverter som funksjon av inngangsspenningen med W p/l p = W n/l n. C. Notater VIII. Bodyeffekt (Kapittel.4.. side 79-8) * Forutsetter en enkel forståelse av førsteordens transistor ligninger[]. (INF4 Del : Enkel MOS transistor modell, Kapittel. side 7-75). gate source drain gate drain source Fig.. Transistorsymboler med substrat (body) terminaler. Substratet for nmos transistor er normalt koblet til, og substratet for pmos transistorer er normalt koblet til V DD. Vi har til nå forutsatt at source og substrat (bulk) spenningene er like. Det kan selvsagt forekomme at source og substrat ikke har samme spenning, i mange tilfeller vil source på transistorene ikke være fysisk koblet til referansespenninger V DD eller. I slike tilfeller vil source bulk spenning V sb påvirke transistorstrømmen. En slik effekt modelleres som en endring i effektiv terskelspenning. For en nmos transistor har vi at: ( ) V tn = V tn + γ Φ s + V sb Φ s, (5) der V tn er nominell terskelspenning, dvs. terskelspenning når V sb =, γ er body effekt parameter og overflate potensialet Φ s er gitt av: Φ s = V T ln N n i, (6) der N er dopekonsentrasjon, n i er konsentrasjonen av frie ladningsbærere i udopet silisium, og termisk spenning er gitt av: V T = kt q, (7) der k er bolzmanns konstant, T er temperatur i Kelvin og q er elementærladning. Termisk spenning er.6v ved romtemperatur. Bodyeffekt parameter kan uttrykkes som γ = qɛsi N C ox, (8) der ɛ si er permitivitet for silisium og C ox er oksidkapasitans.. Mål Forstå hvordan bodyeffekt påvirker transistorer. B. Notater 8

9 IX. Pass transistor DC karakteristikk (Kapittel.5.4 side 9-9) * Forutsetter en enkel forståelse av pass transistorer og transmisjonsporter. (INF4 Del : Pass transistorer og transmisjonsporter, Kapittel.4.6 side 4-5). T - Vtn. Terskelfall T - Vtn Fig. 5. Terskelfall for to nmos transistorer (FIG.d). Vs = - Vtn Fig.. Terskelfall for nmos transistor (FIG.a). En nmos pass transistor vil flytte en sterk logisk fra source til en sterk logisk på drain, og en sterk fra drain flyttes til en svak på source siden av nmos transistoren. Dersom vi antar at det er logisk på gaten (V DD ) vil transistoren skrus av når V gs < V tn, der V tn er nominelle terskelspenning for nmos transistor, som betyr at V DD V s må være større enn V tn. Vi har altså at: V gs >= V tn V g V s >= V tn V DD V s >= V tn V s <= V DD V tn En svak er (V DD ) kan være en logisk med et terskelfall, som vist i Fig. : V DD = V DD V tn. (9) Vi har til nå ikke tatt hensyn til bodyeffekten som vil påvirke pass transistorens transmisjonsegenskaper ytterligere. For en nmos transistor med en logisk på drain og der source på transistoren ikke er koblet til vil source på transistoren og dermed også V sb ikke bli V. Vi kan benytte modellen for effektiv terskelspenning for en nmos transistor med body effekt til å finne en førsteordens tilnærming for den reelle spenningen på source siden av en nmos pass transistor V DD = V DD V teffektive ( ) = V DD V tn + γ Φ s + V sb Φ s () V gs >= V tn V g V s >= V tn V DD V tn V s >= V tn V s <= V DD (V tn + V tn ), der V tn og V tn er effektive terskelspenninger for henholdsvis T og T. Man kan forenkle uttrykket ved å sette V tn = V tn = V tn slik at V DD = V DD V tn. De to transistorene vil ha forskjellig effektiv terskelspenning fordi de har forskjellig source bulk spenning som i praksis betyr at det blir et større effektivt terskelfall for T enn for T. Vs = Vtp Fig. 6. Terskelfall for pmos transistor (FIG.b). Tilsvarende vil en pmos transistorer brukes til å flytte en sterk logisk fra source terminalen til en sterk på drain terminalen, mens en sterk flyttes fra drain til en svak på source terminalen. En svak er (V SS ) kan være en logisk med et terskelspenning i tillegg, som vist i Fig. 6: V SS = V tp, () der V tp er effektiv terskelspenning gitt bulk source spenningen for pmos transistoren V bsp = V DD V tp. der vi antar V sb = V DD V tn. For V DD =.V, V tn =.5V, γ =.58 og Φ s =.9V får vi V s =.V.6V =.4V mot.8v uten bodyeffekt. B. Transmisjonsport - Vtn - Vtn - Vtn Vinn Vut Vinn Vut Fig. 4. Terskelfall for kjede av nmos transistorer (FIG.c). Dersom vi anvender en svak logisk på drain på en kjede (serie) av nmos transistorer, som vist i Fig. 4, vil signalet flyttes gjennom kjeden av nmos transistorer til en like svak, men ikke svakere, logisk på på source terminalen på den siste nmos transistoren. Dersom vi kobler to nmos transistorer som vist i Fig. 5 vil den øvre transistoren få et terskelfall på source som vil styre gaten til den nedre transistoren. Gate spenningen på den nedre transistoren blir da lik Fig. 7. Ekvivalent motstand i transmisjonsport. En transmisjonsport bestående av en nmos- og en pmos pass transistor er vist i Fig. 7. Fra [] har vi at en nmos transistor i lineært område kan modelleres som en motstand ( R n = (β n V gsn V tn V )) dsn () 9

10 = = ( (β n V DD V inn V tn (Vut V )) inn) ( (β n V DD V )) inn V tn Vut (β n (V DD V inn V tn)), der V tn er effektiv terskelspenning for nmos transistoren og vi antar at V ut V inn (følger). Vi har to forskjellige muligheter for signaltransport for transmisjonsporten:. Postiv transisjon på inngangen, dvs. V inn endres fra til.. Negativ transisjon på inngangen, dvs. V inn endres fra til. Vi ser først på tilfellet der inngangen skifter fra til. nmos transistoren er i lineært område når V dsn < V gsn V tn, V ut V inn < V DD V inn V tn V ut < V DD V tn. () Vinn Vut Vinn Vut R C. Konduktans En konduktans kan defineres som G = R = I V. For nmos og pmos transistorer i lineært område får vi G n = R n = β n (V DD V inn V tn) G p = R p = β p (V ut V tp ) Parallellkobling av to konduktanse er gitt av G = G n + G p = β n (V DD V inn V tn) + β p (V ut V tp ) = β (V DD V t + (V ut V inn )) β (V DD V t), der V t = V tn = V tp, β = β n = β p og V ut V inn. I en transmisjonsport vil utgangen følge inngangen med en liten tidsforsinkelse slik at utgangen i de fleste tilfeller vil være nesten lik inngangen. Vi ser at med de forenklinger vi har gjort vil ekvivalent konduktansen være konstant βv DD, dette tilsvarer en ekvivalent motstand R = (βv DD ) som tilsvarer en strøm I = βv DD (V ut V inn ). Transmisjonsporten er symmetrisk som betyr at for en motsatt transisjon på inngangen vil vi få tilsvarende forenklet ekvivalent konduktans (og mostand) Rp Rn G = β (V DD V t + (V inn V ut)) (5) β (V DD V t) R (β (V DD V t)). R Vi ser at med forenklet ekvivalent får vi samme konduktans og motstandverdi G = G = G og R = R = R. D. Mål Rn Rp Vinn Forstå hvordan pass transistorer virker med terskelfall og ekvivalent motstand. E. Notater Fig. 8. Ekvivalent motstand i transmisjonsport. Vi ser at nmos transistoren sannsynligvis er i lineært område for alle inngangsspenninger ved en positiv transisjon. Husk at utgangen vil starte en transisjon fra til før transisjonen på inngangen er ferdig, dvs. V ut V inn. Modell for motstandsekvivalenten for nmos transistoren i lineært område viser at motstandsverdien øker når inngangsspenningen øker som vist i Fig. 8. Tilsvarende argumentasjon gjelder for pmos transistoren der vi kan anta at transistoren er i lineært område for alle inngangsspenninger, og en forenklet pmos motstandsekvivalent kan uttrykkes som R p = (β p (V sgp V tp )) (4) = (β p (V ut V tp )), der V tp er effektiv terskelspenning for pmos transistoren. Vi ser at R p vil avta med økende inngangsspenning som vist i Fig. 8. Den effektive motstanden vil være gitt av motstandsekvivalenter for en nmos- og en pmos transistor i parallell: R = R n R p = R nr p R n + R p.

11 X. Tristate inverter (Kapittel.4.7 side 4-5) B. Notater Y Y Fig. 9. Tristate inverter med transmisjonsport. Vi kan lage en tristate inverter ved å kombinere en inverter og en transmisjonsport som vist i Fig. 9 (øverste figur). Enable signalet brukes til å kontrollere om utgangen skal drives av inverteren eller ikke. Ser vi nærmere på kretsen vil vi se at kretsene i Fig. 9 vil være logisk ekvivalente. En fordel med den nederste kretsen er at vi får en mer effektiv tristate inverter. Y Y Fig.. Tristate inverter (FIG.7 a). En elektrisk ekvivalent implementasjon av den nederste figuren i Fig. 9 er vist i Fig.. Legg merke til at figuren på høyre side er identisk med tristate inverteren i [].. Mål Forstå hvordan tristate inverter virker.

12 XI. Kretssimulering DC (Kapittel side 45-5) Praktisk arbeid med kretssimulering vil bli gjennomgått på gruppetimer. Simulatoren som brukes i INF4 er Spectre(s) i Cadence. Simulatoren er en spice (Hspice) type simulator men der det finnes et eget program for å spesifisere kretser ved hjelp av en grafisk sjematikk editor. Man kan bruke spice som et eget program (Pspice for PC) som kan lastes ned fra nettet, men da må kretser som skal simuleres spesifiseres som et såkalt deck I forelesningsnotatet beskrives generelle forhold ved kretssimulering. I Weste [] beskrives spice som en simulator der man må lage sine egne deck.. Mål Få praktisk erfaring med DC simulering av enkle kretser i spectre. B. Notater Φ s (overflate potensial) 8 γ (body effekt parameter) 8 Body effekt (substrateffekt) 8 Body effekt parameter (γ) 8 Dopekonsentrasjon N 8 Forsterkning Inngangsterskel Kanallengdemodulasjon 5 Kanalforkortning 5 Konduktans Lastmotstand 6 Laststrøm 6 N (dopekonsentrasjon) 8 n i 8 Overflate potensial Φ s 8 Pseudo nmos 7 Strømretning Støymargin 4 Substrateffekt (body effekt) 8 Termisk spenning V T 8 Terskelfall 9 Transfer karakteristikk Transmisjonsport 9 Tristate inverter V T (termisk spenning) 8 V-V (DC) karakteristikk XII. Indeks References [] Neil H.E. Harris og David M. Harris Integrated Circuit Design fjerde utgave, ISBN : , ISBN : , Pearson. [] Yngvar Berg INF4 Del: [] Yngvar Berg INF4 Del: