Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut

Størrelse: px
Begynne med side:

Download "Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut"

Transkript

1 Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CM OS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristiken. Definsisjon og beregning av støymarginer. Transistormodellen utvides med kanallengdemodulasjon og body effekt. DC karakteristikk for pass transistorer og transmisjonsporter. DC karakteristikk for ulike typer invertere, invertere med statisk last og psuedo nmos inverter. Praktisk arbeid er knyttet til DC simulering av ulike typer av invertere. lle henvisninger til figurer er relevant for Weste & Harris [].. Innhold.. CMOS inverter DC karakteristikk. Kapittel.5. side Transistor størrelser. Kapittel.5. side Støymargin. Kapittel.5. side Kanallengdemodulasjon eller kanalforkortning Kapittel.4. side Inverter med statisk last Kapittel.5.4 side. 7. Psudo nmos inverter Kapittel.5.4 side Body effekt Kapittel.4. side Pass transistor DC karakteristikk Kapittel.5.5 side -.. Tristate inverter Kapittel.5.6 side -.. Kretssimulering DC. Kapittel side II. CMOS inverter DC karakteristikk (Kapittel.5. side * Forutsetter en enkel forståelse av førsteordens transistor ligninger. (INF4 Del : Enkel MOS transistor modell, Kapittel. side 7-75 Vinn Isdp Vut Fig.. CMOS Inverter med positiv strømretning for pmos- og nmos transistor. Merk forskjellen fra læreboken ved at vi definerer positiv strømretning og kaller strømmen I sdp istedet for I dsp som vil være negativ. (FIG. En CMOS inverter er vist i figur, der positive strømretninger er vist. Merk forskjellen fra læreboken (FIG. ved at vi definerer positiv strømretning for pmos transistoren og kaller strømmen I sdp istedet for I dsp som vil være negativ. I ( Vinn =.5V Vinn =.75V Vinn =.65V x -4 Vinn =.5V Vinn =.8V Isdp Isdp Isdp C E Fig.. Transistor strømmer som funksjon av utgangsspenning for ulike inngangsspenninger Fig.. B C CMOS Inverter DC (V-V karakteristikk Med utgangspunkt i førsteordens transistormodeller for pmos- og nmos transistorene skal vi finne inverterens DC karakteristikk, dvs. utgangen som funksjon av inngangen eller V ut som funksjon av V inn. Vi lager et plott som viser strømmen gjennom transistorene som en funksjon av utgangen på inverteren for ulike inngangsspenninger. For nmos transistoren tilsvarer dette I dsn som funksjon av V dsn fordi V dsn = V ut. For pmos transistore derimot må visepå I sdp som funksjon av V ut = V DD V sdp. Dette vil i praksis si at vi flytter kurven som vist i figur??. Der hvor strømkurven for nmos transistoren gitt en spesifikk V inn = V gsn krysser strømkurven for pmos transistor med samme inngangsspenning V inn = V DD V sgp får vi et DC punkt (V ut,v inn. Med andre ord en gitt inngangsspenning vil gi ekvivalente strømmer i nmos- og pmos transistorene for en bestemt utgangsspenning. På denne måten kan vi finne transfer, eller V-V (DC karakteristikk for inverteren som vist i figur. D E

2 For pmos transistoren i inverteren har vi: V sgp = V sp V gp ( = V DD V inn V sdp = V sp V dp = V DD V ut. V LINEÆR METNING V gsn <V tn V gsn >V tn V gsn >V tn V inn <V tn V inn >V tn V inn >V tn V dsn <V gsn V tn V dsn >V gsn V tn V ut <V inn V tn V ut >V inn V tn TBLE I Operasjonsområder for nmos transistor i en inverter (Tabell. side 94. V LINEÆR METNING V sgp < V tp V sgp > V tp V sgp > V tp V inn >V DD + V tp V inn <V DD + V tp V inn <V DD + V tp V sdp <V dsat V sdp >V dsat V sdp <V sgp V tp V sdp >V sgp V tp V ut <V tp V inn V ut >V tp V inn V ut >V inn V tp V ut <V inn V tp TBLE II Operasjonsområder for pmos transistor i en inverter (Tabell. side 94. Tabell II og II viser de tre operasjonsområdene for transistorene i en inverter. Som vist i figur får vi en inverter DC karakteristikk med forskjellige områder der forsterkningen varierer. Inverterens forsterking er definert i C.. Område, se figur Inngangsspenningen er lavere enn terskelspenningen for nmos transistoren, dvs. V inn < V tn. nmos transistoren vil da være V og pmos transistoren vil være PÅ fordi V inn <V DD + V tp. Dette må resultere i at utgangen trekkes til V DD på grunn av at I dsn =ogdermedi sdp >I dsn. Med utgang V ut V DD vil pmos transistoren åpenbart være i det lineære området fordi V ut >V inn V tp. Vi har da at: I sdp = I dsn ( β p V sgp V V sdp tp V sdp = V ut = V DD. B. Område B, se figur Inngangsspenningen er høyere enn terskelspenningen for nmos transistoren, dvs. V tn V inn <V DD/. nmos transistoren vil da være PÅ og pmos transistoren vil også være PÅ fordiv inn <V DD + V tp. Begge transistorene er PÅ ogdet vil nå gå en strøm mellom V DD og V SS(. Dersom vi antar at β n = β p, dvs transistorene er like sterke og V inn <V DD/, som betyr at V gsn(= V inn <V sgp(= V DD V inn, medfører at pmos er kraftigere biasert og leverer mer strøm enn nmos transistoren. Utgangen vil derfor ligge nærmere V DD enn V SS. Kriteriet for at nmos transistoren skal være i metning er at V ut >V inn V tn som betyr at V inn <V ut + V tn. Det spesifikke punktet der nmos transistoren går fra metning til lineært område er gitt av V ut = V inn V tn. For pmos transitoren har vi at metning forutsetter V ut <V inn V tp som betyr at V inn >V ut + V tp (husk at V tp er negativ. Dette gir en spesifikt punkt for pmos skifte mellom lineært område og metning V ut = V inn V tp. Som figur viser vil nmos transistoren være i metning og pmos transistoren være i det lineære området. Vi har da følgende: I dsn = I sdp β n (Vgsn Vtn = β p (V sgp V V sdp tp V sdp V ut = V inn + V t + (V DD V inn (V DD V t, der V tp = V tn = V t og β p = β n. C. Område C, se figur Inngangsspenningen er nær svitsjepunktet til inverteren, dvs. V in = V DD/. Vi har da at begge transistorene er i metning fordi V inn V tn V ut V inn V tp. Her er det svært stor forsterkning fordi transistorstrømmene ikke er avhengig av utgangsspenningen i dette området. Stor forsterkning betyr kraftig fall i utgangsspenningen. Vi har: I dsn = I sdp β n (Vgsn Vtn = βp (Vsgp Vtp (V inn V t = (V DD V inn V t V inn =, der V tp = V tn = V t og β p = β n. D. Område D, se figur Inngangsspenningen er høyere enn V DD/ <V inn <V DD + V tp. nmos transistoren er opplagt PÅ og pmos transistoren er også PÅfordiV inn <V DD V tp. nmos transistoren er i lineært område fordi V ut <V inn V tn, og pmos transistoren er i metning fordi V ut <V inn V tp, se figur. Vi har da at: ( V inn V tn Vut I dsn = I sdp V ut = (V DD V inn V tp V ut = V inn V t der V tp = V tn = V t og β p = β n. (V inn V DD (V DD V t, E. Område E, se figur Inngangen er nå nærv DD dvs. V inn >V DD + V tp. nmos transistoren er da PÅ om i metning, mens pmos transistoren er V. Utgangen vil da være svært nær V SS,dvs.V ut V ss. Vihar I dsn = I ( dsn β p V inn V tn Vut V ut = V ut = der V tp = V tn = V t og β p = β n. I figur 4 er en DC karakteristikk modellert ved hjelp av ligningene for utgangsspenning i områdene, B, C, D og E vist sammen med karakteristikken fra figur. Som vi ser gir dette selvfølgelig samme resultat.

3 J. Obligatoriske deloppgaver. Ta utgangspunkt i transistormodeller i matlab fra Ddel. Skisser en inverter DC karakteristikk (V-V ved hjelp av transistormodellene. (a Marker på karakteristikken ulike operasjonsområder for nmosog pmos transistoren. (b Hva blir forsterkningen for inverteren, forsterkning kan uttrykkes som V ut/ V in der V in <V DD.. Hva blir inverterens inngangsterskel? K. Notater Fig. 4. CMOS Inverter DC (V-V karakteristikk og DC karakteristikk gitt av uttrykk for utgangsspenning i områdene, B, C, D og E. I ( x B C D E Fig. 5. I en inverters utgangsstransisjon vil både pmos- og nmos transistoren være på samtidig slik at det vil gå en strøm mellom V DD og. F. Strøm mellom spenningsreferansene Når en inverter endrer utgangsverdi vil det i løpet av transisisjonen være korte perioder der både pmos- og nmos transistoren er på. I slike tilfeller vil det gå en strøm mellom V DD og som vist i figur 5. pmos nmos utgang V inn <V tn lineær av V ut = V DD B V tn V inn <V DD / lineær metning V ut >V DD / C V inn = V DD / metning metning V ut faller D V DD / <V inn V DD V tp metning lineær V ut <V DD / E V inn >V DD V tp av lineær V ut = TBLE III CMOS inverter (Tabell. side 96. G. Inngangsterskel En oppsummering av inverterens operasjonsområder er vist i tabell III. Inverterens inngangsterskel er definert som V inv = V inn = V ut. H. Mål Fortå hvordan CMOS inverterens transfer-, eller DC (V-V, karakteristikk ser ut, og kunne lokalisere områder der nmos-, og pmos transistorene er V og PÅ, i lineært område eller metning. I. Oppgaver Oppgave.4

4 III. Transistorstørrelser (Kapittel.5. side 97 IV. Støymargin (Kapittel.5. side βp = βn X Inverter Inverter Y.5.5 βp =.5βn βp =.βn βp = 5βn βp = βn Fig. 6. CMOS Inverter DC (V-V karakteristikk for forskjellige transistorstørrelser. Transferkarakteristikker for invertere med ulike transistorstørrelser er vist i figur 6. Vi kan se hvordan forholdet i størrelse mellom de to transistorene påvirker inverterens transferkarakteristikk. Dersom vi gjør pmos transistoren sterkere enn nmos transistoren vil svitsjepunktet, inngangsterskel, flyttes mot høyre fori det blir tyngre å dra utgangen ned til gjennom en svak nmos transistor. Likeledes vil inngangsterskelen flyttes mot venstre når nmos transistoren styrkes i forhold til pmos transistoren.. Mål Forstå hvordan transistorstørrelse, spesielt forholdet mellom nmos- og pmos transistorer, påvirker inverterens transfer karakteristikk. B. Oppgaver C. Notater Fig. 7. CMOS Invertere der utgang X skal drive neste inverter og tolkes som inngang Y. Utgang Logisk Utgang Logisk X Inverter Inverter Fig. 8. VOH VoL NMH NML VIH VIL Y Ikke definert Støymarginer (FIG.7 Inngang Logisk Inngang Logisk Støymargin har med robusthet å gjøre. Utgangen på en port må være tilstrekkelig nær de logiske verdiene eller ( eller V DD slik at porter som skal tolke signalet i form av en inngang tolker signalet riktig. Vi må definere sikkerhetsmarginer slik at alle porter fungerer riktig logisk. I figur 7 skal inverter med utgang X drive inverter med inngang Y. Vi forutsetter at Y = X. Det kritiske for inverter er at inngangen Y er definert som et lovlig signal som vil gi en riktig logisk utgang på inverter. Dersom inverter alltid produserer gode signaler som kan defineres som godkjent eller er stutasjonen tilfredstillende. For å være sikker på å ikke generere uriktige logiske verdier er det fornuftig å legge et sterkere krav på utgangssignaler enn på inngangssignaler, dvs. dersom inverter kan tolke signaler med dårlige kvalitet (svak eller enn inverter kan produsere får vi en støymargin. Definisjoner, se figur 8: NM L = V IL V OL, der V IL = høyeste inngang tolkes som, V OL = høyeste utgang definert som NM H = V OH V IH, der V OH = laveste utgang definert som, V IH = laveste inngang tolkes som Støymarginer er vist i figur 8 og for en inverter i figur 9.. Mål Forstå hvordan støymarginer defineres og hvorfor det er nødvendig med støymarginer B. Oppgaver Oppgave.7

5 VOH VOL.5.5 B.5 C.5 D E V. Kanallengdemodulasjon eller kanalforkortning (Kapittel.4. side * Forutsetter en enkel forståelse av førsteordens transistor ligninger. (INF4 Del : Enkel MOS transistor modell, Kapittel. side 7-75 Vgs > Vt g Vgd < Vt + - s d + - Vds > Vgs - Vt Ids n + L (effektiv n + L (nominell p VIL VIH Fig. 9. CMOS Inverter DC (V-V karakteristikk med støymarginer. Der hvor forsterkningen er -, dvs. der den deriverte av V ut = - får vi VIH, VIL, VOH og VOL. (FIG.8 C. Notater Fig.. Tverrsnitt av transistor i metning. (FIG.d I Del har vi beskrevet en transistor som en (ideell strømkilde i metning, dv.s det er ingen endring i strømmen når vi øker drain source spenningen fra metningsspenningen (V dsat = V gsn V tn. Utgangsimpedansen (motstanden blir da uendelig stor. Dette er en forenkling som ikke tar hensyn til at den effektive kanallengden blir redusert i metning. som vist i figure vil ikke kanalen strekke seg helt til drain siden. Effekten av dette er at den effektive kanalengden blir kortere og at strømmen øker i metning når drain source spenningen øker. Vi kan modellere den effektive kanallengden som: L ef f = L L d, der L d er avstanden fra drain til kanal. L d vil øke når drain source spenningen øker. Vi kan modellere strømmen i metning, inkludert kanallengdemodulasjon: I ds = β (Vgs Vt ( + λv ds. der λ er en empirisk verdi. For åfå en kontinuerlig modell multipliseres kanalmodulasjonsleddet også med strømmen i lineært område slik at transistormodellen for nmos transistor blir: V I ds = LINEÆR ( I ds = β V gs V t V ds V ds ( + λ nv ds METNING I ds = β (Vgs Vt ( + λ nv ds. ( Tilsvarende modeller for pmos transistor med kanalforkortning er: V I sdp = LINEÆR I sdp = β p ( V sgp V V sdp tp V sdp ( + λ pv sdp METNING I sdp = βp (Vsgp Vtp ( + λ pv sdp. (. I-V karakteristikker for nmos transistor med kanallengdemodulasjon Figur viser transistorstrøm med og uten kanalmodulasjon.

6 .8 x - kanallengdemodulasjon (a V sgp =.V. (b V sgp =.6V. (c V sgp =.V. F. Notater Ids ( Vds (V Fig.. Transistorstrømm med og uten kanallengdemodulasjon. (FIG kanallengde modulasjon Fig.. Inverter DC karakteristikk med og uten kanallengdemodulasjon. B. Transferkarakteristikk for inverter med kanallengdemodulasjon Figur viser transferkarakteristikk for CMOS inverter med og uten modell for kanallengdemodulasjon.som vi ser vil kanallengde modulasjon redusere forsterkningen i forhold til en inverteren modellert med førsteordens transistormodeller. C. Mål Forstå og kunne modellere kanallengdemodulasjon. D. Oppgaver E. Obligatoriske deloppgaver Gitt prosessparameterverdier for en 5nm CMOS prosess: t ox =4Å, µ n =7 cm V s, µp =6cm, Vtn =.5V, Vtp =.5V, V s λ n =.V, λ p =.V og transistorstørrelser Wn L n =.5µ.4µ for nmos transistoren og Wp =.µ for pmos transistoren. Modeller nmos og pmos transistor ned hjelp av transistormodeller med L p.4µ kanallengdemodulasjon i matlab:. Plott nmos transistorstrøm I dsn som funksjon av V dsn. Velg gate source spenninger: (a V gsn =.V. (b V gsn =.6V. (c V gsn =.V.. Plott pmos transistorstrøm I sdp som funksjon av V sdp. Velg source gate spenninger: I noen bøker beskrives kanalnodulasjonsfaktor λ analytisk

7 VI. Invertere med statisk last (Kapittel.5.4 side Rlast = 5k Rlast IR Vut.5 Fig.. Vinn Inverter med lastmotstand. (FIG.9a venstre Det er to grunnleggende typer statiske eller passive laster som er aktuelle i CMOS. Motstand som kalles R last.. Ideell strømkilde som kalles I last. I figur er det vist en inverter med en lastmotstand. Strømmen gjennom nmos transistoren vil ved et stabilt DC punkt alltid være lik strømmen gjennom lastmotstanden. Med andre ord; for en gitt inngangsspenning vil det finnes en utgangsspenning som tilfredstiller kravet I R = I dsn. I motsetning til en vanlig inverter vil denne inverteren ikke ha en aktiv last som endres med inngangssignalet (pmos transistoren i vanlig inverter, men vil ha en last som ikke er avhengig av inngangssignalet og som vil variere lineært mhp. på utgangen, dvs. R last = (V DD V ut. (4 I dsn Fig. 5. DC karakteristikk for inverter med lastmotstand. (FIG.9c Vinn Vut Ilast x - Fig. 6. Inverter med ideell strømkilde som last. (FIG.9a høyre.8 Vgsn =.V (.6.4. R o R o o o o Vgsn =.V o o o Vdsn (V Vgsn =.64V Vgsn =.98V Fig. 4. Transistorstrømmer for inverter med lastmotstand. (FIG.9b Transistorstrømmer i en inverter med en motstand som last er vist i figur 4, og en DC karakteristikk for inverter med lastmotstand lik 5kΩ ervistifigur5. Somvisererdettyngreådrautgangenlan gjennom nmos transistoren fordi strømmen i lastmotstanden øker når utgangen faller. I en komplementær inverter vil pmos strømmen avta når utgangen faller fordi et fall i utgangen er avhengig av en økning i inngangsspenningen som direkte reduserer pmos strømmen. I figur 6 er det vist en inverter med en laststrøm. Strømmen gjennom nmos transistoren vil ved et stabilt DC punkt alltid være lik laststrømmen. Med andre ord; for en gitt inngangsspenning vil det finnes en utgangsspenning som tilfredstiller kravet I dsn = I last. I motsetning til en vanlig inverter vil denne inverteren ikke ha en aktiv last som endres med inngangssignalet (pmos transistoren i vanlig inverter, men vil ha en last som ikke er avhengig av inngangssignalet eller utgangssignalet. For en ideell strømkilde vil vi anta uendelig impedans (motstand, som betyr at laststrømmen er konstant og dermed uavhengig av utgangs- og inngangsspenningen. En DC karakteristikk for en inverter med strømlast lik µ er vist i figur 7.. Sammenligning med vanlig inverter For invertere med statisk last vil det alltid gå en strøm mellom V DD og som vil medføre at porten vil ha en betydelig statisk strøm som gir et statisk effektforbruk eller strømforbruk som vist i figur 8. Dette er en klar ulempe i forhold til en vanlig (komplementær CMOS inverter der den statiske strømmen er neglisjerbar fordi pmos transistoren (aktiv vil skrus av når inngangen er. B. Mål Forstå hvordan inverter med ulike typer statisk last, motstand, strømkilde, fungerer.

8 Ilast = x Fig. 7. DC karakteristikk for inverter med ideell strømkilde (µ som last. VII. Pseudo nmos inverter (Kapittel.5.4 side Fig. 9. Vinn Isdp Vut Pseudo nmos inverter. (FIG.a x -4 Ilast = x -4.5 I ( Fig. 8. Strømforbruk for inverter med ideell strømkilde (µ som last. C. Oppgaver D. Notater Wp = Wn Fig.. Pseudo nmos inverter DC karakteristikk med W p/l p = W n/l n. (FIG.c En såkalt pseudo nmos inverter er vist i figur 9. Lasttransistoren (pmos vil alltid være på, men vil være i lineært område eller metning avhengig av utgangsspenningen. I lineært område kan pmos transistoren modelleres som en motstand og i metning kan pmos transistoren forenklet modelleres som en ideell strømkilde. Lasten vil her virke som en kombinasjon av motstand og ideell strømkilde. En DC karakteristikk psudo nmos inverter er vist i figur. Vi ser at det er tyngre å dra utgangen lav enn for en komplementær inverter.. Sammenligning med andre invertere En vesentlig forskjell på psudo nmos inverter on komplementær inverter er er strømforbruket når utgangen er lav. Vi ser at strømmen som trekkes av kretsen ikke går ned mot for pseudo nmos inverteren som vist i figur. Forsterkningen er i tillegg mye mindre og dermed er støymarginer dårligere enn for komplementær inverter. En fordel mel pseudo nmos inverteren er redusert areal, primært gjennom redusert ruting, og redusert innganngslast fordi inngangen bare skal drive en transistor. B. Mål Forstå hvordan pseudo nmos inverter fungerer. C. Oppgaver Oppgave. Opprinnelsen til dette navnet er at en pmos transistor som alltid er på har lignende karakteristikk som en depletion transistor i NMOS teknologi som er forløperen til CMOS teknologi. Vi ser da bort ifra kanallengde modulasjon.

9 I ( x - Wp = Wn Fig.. Strømforbruk for pseudo nmos inverter med W p/l p = W n/l n. (FIG.d D. Notater VIII. Bodyeffekt (Kapittel.4. side * Forutsetter en enkel forståelse av førsteordens transistor ligninger[]. (INF4 Del : Enkel MOS transistor modell, Kapittel. side 7-75 gate source drain gate drain source Fig.. Transistorsymboler med substrat (body terminaler. Substratet for nmos transistor er normalt koblet til, ogsub- stratet for pmos transistorer er normalt koblet til V DD. Vi har til nå forutsatt at source og substrat (bulk spenningene er like for både pmos- og nmos transistorer. Det kan selvsagt forekomme at source og substrat ikke har samme spenning, i mange tilfeller vil source på transistorene ikke være fysisk koblet til referansespenninger V DD eller. I slike tilfeller vil source bulk spenning V sb påvirke transistorstrømmen. En slik effekt modelleres som en endring i effektiv terskelspenning. For en nmos transistor har vi at: ( V tn = V tn + γ Φ s + V sb Φ s, (5 der V tn er nominell terskelspenning, dvs. terskelspenning når V sb =, γ er bodyeffekt parameter og overflate potensialet Φ s er gitt av: Φ s = V T ln N, (6 n i der N er dopekonsentrasjon, n i er konsentrasjonen av frie ladningsbærere i udopet silisium, og termisk spenning er gitt av: V T = kt q, (7 der k er bolzmanns konstant, T er temperatur i Kelvin og q er elementærladning. Termisk spenning er.6v ved romtemperatur. Bodyeffekt parameter kan uttrykkes som γ = qɛsi N C ox, (8 der ɛ si er permitivitet for silisium og C ox er oksidkapasitans.. Mål Forståhvordanbodyeffektpåvirker transistorer. B. Oppgaver C. Notater

10 IX. Pass transistor DC karakteristikk (Kapittel.5.6 side - * Forutsetter en enkel forståelseavpasstransistorerogtransmisjonsporter. (INF4 Del : Pass transistorer og transmisjonsporter, Kapittel.4.6 side 4-5 T - Vtn. Terskelfall Fig. 5. T - Vtn Terskelfall for to nmos transistorer (FIG.d. Fig.. Vs = - Vtn Terskelfall for nmos transistor (FIG.a. En nmos passtransistor vil flytte en sterk logisk fra source til en sterk logisk på drain, og en sterk fra drain flyttes til en svak på source siden av nmos transistoren. Dersom vi antar at det er logisk på gaten(v DD vil transistoren skrus av når V gs <V tn,der V tn er nominelle terskelspenning for nmos transistor, som betyr at V DD V s må være større enn V tn. Vi har altså at: V gs >= V tn V g V s >= V tn V DD V s >= V tn V s <= V DD V tn En svak er (V DD kan være en logisk med et terskelfall, som vist i figur : V DD = V DD V tn. (9 Vi har til nå ikke tatt hensyn til bodyeffekten som vil påvirke passtransistorens transmisjonsegenskaper ytterligere. For en nmos transistor med en logisk på drain og der source på transistoren ikke erkoblettilvilsourcepå transistoren og dermed også V sb ikke bli V. Vi kan benytte modellen for effektiv terskelspenning for en nmos transistor med body effekt i ligning 6 til å finne en førsteordens tilnærming for den reelle spenningen på source siden av en nmos pass transistor V DD = V DD V teffektive ( = V DD V tn + γ Φ s + V sb Φ s ( V gs >= V tn V g V s >= V tn V DD V tn V s >= V tn V s <= V DD (V tn + V tn, der V tn og V tn er den effektive terskelspenningen for henholdsvis T og T. Man kan forenkle uttrykket ved å sette V tn = V tn = V tn slik at V DD = V DD V tn. De to transistorene vil ha forskjellig effektiv terskelspenning fordi de har forskjellig source bulk spenning som i praksis betyr at det blir et større effektivt terskelfall for T enn for T. Fig. 6. Vs = Vtp Terskelfall for pmos transistor (FIG.b. Tilsvarende vil en pmos transistorer brukes til å flytte en sterk logisk fra source terminalen til en sterk på drain terminalen, mens en sterk flyttes fra drain til en svak på source terminalen. En svak er (V SS kan være en logisk med et terskelspenning i tillegg, som vist i figur 6 V SS = V tp, ( der V tp er effektiv terskelspenning gitt bulk source spenningen for pmos transistoren V bsp = V DD V tp. der vi antar V sb = V DD V tn. For V DD =.V, V tn =.5V, γ =.58 og Φ s =.9V får vi V s =.V.6V =.4V mot.8v uten bodyeffekt. B. Transmisjonsport - Vtn - Vtn - Vtn Vinn Vut Vinn Vut Fig. 4. Terskelfall for kjede av nmos transistorer (FIG.c. Dersom vi anvender en svak logisk på drainpåenkjede(serie av nmos transistorer, som vist i figur 4, vil signalet flyttes gjennom kjeden av nmos transistorer til en like svak, men ikke svakere, logisk påpåsourceterminalenpå den siste nmos transistoren. Dersom vi kobler to nmos transistorer som vist i figure 5 vil den øvre transistoren få et terskelfall på source som vil styre gaten til den nedre transistoren. Gate spenningen på den nedre transistoren blir da lik Fig. 7. Ekvivalent motstand i transmisjonsport (FIG. øvre. En transmisjonsport bestående an en nmos- og en pmos pass transistor er vist i figur 7. Fra [] har vi at en nmos transistor i lineært område kan modelleres som en motstand ( R n = (β n V gsn V tn V dsn (

11 = = ( (β n V DD V inn V tn (Vut V inn ( (β n V DD V inn V tn Vut (β n (V DD V inn V tn, der V tn er effektiv terskelspenning for nmos transistoren og vi anter at V ut V inn (følger. Vi har to forskjellige muligheter for signaltransport for transmisjonsporten:. Postiv transisjon på inngangen, dvs. V inn endres fra til.. Negativ transisjon på inngangen, dvs. V inn endres fra til. Vi ser først på tilfellet der inngangen skifter fra til. nmos transistoren er i lineært område når V dsn < V gsn V tn, V ut V inn < V DD V inn V tn V ut < V DD V tn. ( Vinn Vut Vinn Vut R Rp Rn Rn Rp Vinn R For nmos og pmos transistorer i lineært område får vi G n = R n = β n (V DD V inn V tn G p = R p = β p (V ut V tp Parallellkobling av to konduktanse er gitt av G = G n + G p = β n (V DD V inn V tn+β p (V ut V tp = β (V DD V t +(V ut V inn β (V DD V t, der V t = V tn = V tp, β = β n = β p og V ut V inn. I en transmisjonsport vil utgangen følge inngangen med en liten tidsforsinkelse slik at utgangen i de fleste tilfeller vil være nesten lik inngangen. Vi ser at med de forenklinger vi har gjort vil ekvivalent konduktansen være konstant βv DD, dette tilsvarer en ekvivalent motstand R =(βv DD som tilsvarer en strøm I = βv DD (V ut V inn. Transmisjonsporten er symmetrisk som betyr at for en motsatt transisjon på inngangen vil vi få tilsvarende forenklet ekvivalent konduktans (og mostand G = β (V DD V t +(V inn V ut (5 β (V DD V t R (β (V DD V t. Vi ser at med forenklet ekvivalent får vi samme konduktans og motstandverdi G = G = G og R = R = R. D. Mål Forstå hvordan pass transistorer virker med terskelfall og ekvivalent motstand. E. Oppgaver F. Notater Fig. 8. Ekvivalent motstand i transmisjonsport (FIG. nedre. Fra ligning 4 ser vi at nmos transistoren sannsynligvis er i lineært område for alle inngangsspenninger ved en positiv transisjon. Husk at utgangen vil starte en transisjon fra til før transisjonen på inngangen er fedig, dvs. V ut = V inn. Modell for motstandsekvivalenten for nmos transistoren i lineært område fra ligning viser at motstandsverdien øker når inngangsspeninngen øker som vist i figur 8. Tilsvarende argumentasjon gjelder for pmos transistoren der vi kan anta at transistoren er i lineært område for alle inngangsspenninger, og en forenklet pmos motstandsekvivalent kan uttrykkes som R p = (β p (V sgp V tp (4 = (β p (V ut V tp, der V tp er effektiv terskelspenning for pmos transistoren. Vi ser av modell 5 at R p vil øke med økende inngangsspenning som vist i figur 8. Den effektive motstanden vil være gitt av motstandsekvivalenter for en nmos- og en pmos transistor i parallell: R = R n R p = R nr p R n + R p. C. Konduktans En konduktans kan defineres som G = R = I V.

12 X. Tristate inverter (Kapittel.5.6 side - B. Oppgaver C. Notater * Forutsetter en enkel forståelse av tristate inverter[]. (INF4 Del :, Kapittel.4.7 side 7-8 Y Y Fig. 9. Tristate inverter med transmisjonsport (FIG.a og b. Vi kan lage en tristate inverter ved å kombinere en inverter og en transmisjonsport som vist i figur 9 (øverste figur. Enable signalet brukes til å kontrollere om utgangen skal drives av inverteren eller ikke. Ser vi nærmere på kretsen vil vi se at dkretsene n i figur 9 vil være logisk ekvivalente. En fordel med den nederste kretsen er at vi får en mer effektiv tristate inverter. Y Y Fig.. Tristate inverter med passtransistorer (FIG.b og c. En elektrisk ekvivalent implementasjon av den nederste figuren i figur 9 er vist i figur. Legg merke til at figuren på høyresideer identisk med tristate inverteren i [].. Mål Forstå hvordan tristate inverter virker.

13 XI. Kretssimulering DC (Kapittel side 7-78 Praktisk arbeid med kretssimulering vil bli gjennomgått på gruppetimer. Simulatoren som brukes i INF4 er Spectre(s i Cadence. Simulatoren er en spice (Hspice type simulator men der det finnes et eget program for å spesifisere kretser ved hjelp av en grafisk sjematikk editor. Man kan bruke spice som et eget program (Pspice for PC som kan lastes ned fra nettet, men da må kretser som skal simuleres spesifiseres som et såkalt deck I forelesningsnotatet beskrives generelle forhold ved kretssimulering. I Weste [] beskrives spice som en simulator der man må lage sine egne deck.. Spectre B. Mål Få praktisk erfaring med DC simulering av enkle kretser i spectre. C. Oppgaver D. Obligatorsk deloppgaver Oppgavene utføres i grupper på studenter. Ved hjelp av Cadence sjematikk editor og spectre, med W n/l n =.5µ/.4µ, skal følgende simuleringer utføres. DC simulering av CMOS inverter (komplementær inverter, der pmos transistoren har størrelsen W p/l p =µ/.4µ.. DC simulering av inverter med lastmotstand, der R last =4kΩ.. DC simulering av CMOS inverter med en laststrøm, der I last = 4µ. 4. DC simulering av psudo nmos inverter, der pmos transistoren har størrelsen W p/l p =µ/.4µ. Lag plot som viser utgangsspenningen som funksjon av inngangsspenningen, strømmen gjennom nmos transistoren som funksjon av inngangsspenningen, og finn forsterkningen og støymarginer for de ulike kretsene. E. Notater References [] Neil H.E. Harris og David Harris CMOS VLSI DESIGN, circuit and system perspective tredje utgave 5, ISBN: , ddison Wesley, [] Yngvar Berg INF4 Del: [] Yngvar Berg INF4 Del:

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS INVERTER DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold Vi ser på CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken.

Detaljer

CMOS inverter DC karakteristikker og hvordan transistorstørrelser

CMOS inverter DC karakteristikker og hvordan transistorstørrelser Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon

Detaljer

Obligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad

Obligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad Obligatorisk oppgave i INF44 for Jan Erik Ramstad Jan Erik Ramstad Institutt for Informatikk Universitetet i Oslo janera@fys.uio.no 5. februar 6.5 DC karakteristikk for en inverter.5 Vut (V).5 4 Bakgrunn

Detaljer

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39 IN 4 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 5/9-00 uke 39 ) Skisser en standard CMOS inverter. Anta ßnßp. Tegn opp noen drain-source karakteristikker for begge transistorene. Bytt ut Vds og

Detaljer

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring

Detaljer

Formelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG

Formelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG 1 Formelsamling INF3400 Våren 014 Del 1 til 8 YNGVAR BERG I. MOS TRANSISTORER, TABELLENE I - X Formelsamlingen inneholder de mest aktuelle konstanter Tabell II, prosessparametre Tabell III og elektriske

Detaljer

Løsningsforslag DEL1 og 2 INF3400/4400

Løsningsforslag DEL1 og 2 INF3400/4400 Løsningsforslag L1 og 2 INF3400/4400 NGVR RG I. Oppgaver. Oppgave 1.3 Tegn en MOS 4-inngangs NOR port på transistor nivå..1 Løsningsforslag 0 0 1 0 1 0 11 0 1 0 0 Fig. 2. NOR port med fire innganger. Fig.

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: Oppgavesettet er på 7 sider. Vedlegg: Tillatte hjelpemidler: Løsningsforslag Digital mikroelektronikk Ingen Alle trykte

Detaljer

Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler

Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold Enkle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.

Detaljer

GJ ennomgang av CMOS prosess, tversnitt av nmos- og

GJ ennomgang av CMOS prosess, tversnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tversnitt av nmos og MOS og tverrsnitt av CMOS inverter. Enkel forklaring å begreer

Detaljer

Tips og triks til INF3400

Tips og triks til INF3400 Tips og triks til INF3400 Joakim S. Hovlandsvåg 11. desember 2008 1 Opp- og nedtrekk - kap1 Ved inverterte formlar gjeld følgande: i nedtrekk blir ei seriekobling, opptrekk får parallellkobling

Detaljer

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring

Detaljer

PENSUM INF spring 2013

PENSUM INF spring 2013 PENSUM INF3400 - spring 2013 Contents 1 Kjede med porter 2 1.1 Logisk effort for portene....................................... 2 1.2 Kritisk signalvei........................................... 2 1.3

Detaljer

Løsningsforslag DEL1 og 2 INF3400/4400

Løsningsforslag DEL1 og 2 INF3400/4400 Løsningsforslag L og 2 INF3400/4400 NGVR RG. Oppgave.3 I. Oppgaver Tegn en MOS 4-inngangs NOR port på transistor nivå.. Løsningsforslag 0 0 0 0 0 0 0 Fig. 2. NOR port med fire innganger. Fig.. To-inngangs

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG INF/ Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 6 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Gjennomføring Teori, eksempler og oppgaver knyttet til DEL 8 (og DEL blir gjennomgått

Detaljer

EN kle modeller for MOS transistor kapasitanser gjennomgås,

EN kle modeller for MOS transistor kapasitanser gjennomgås, Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffudjonskapasitanser.

Detaljer

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 IN 41 VLI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 1) Beregn forsterknings faktoren ß for en nmofet fabrikkert i en prosess med: µ = 600cm/V s (Elektronmobilitet for n-dopet materiale) ε = 5

Detaljer

Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen.

Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. Eksamen Vår 2006 INF400 INF400 Eksamen vår 2006 0.06. /9 Oppgave a Gitt funksjonen Y (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. INF400 Eksamen vår

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF3400 Digital mikroelektronikk Eksamensdag: 10. juni 2011 Tid for eksamen: 9.00 13.00 Oppgavesettet er på 5 sider. Vedlegg:

Detaljer

EN kle modeller for MOS transistor kapasitanser gjennomgås,

EN kle modeller for MOS transistor kapasitanser gjennomgås, Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 8

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 8 INF Digital Mikroelektronikk Løsningsforslag DEL 8 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Oppgaver. Oppgave. Finn strømlekkasje i svak inversjon i en inverter ved romtemperatur når inngangen

Detaljer

Del 9: Dynamisk CMOS

Del 9: Dynamisk CMOS Del 9: Dynamisk CMOS NGVR ERG I. Innhold Dynamiske retser blir gjennomgått. Problemer med dynamiske kretser diskuteres. Domino logikk og dual-rail domino logikk blir presentert. Problemer med ladningsdeling

Detaljer

MO deller for tidsforsinkelse i logiske porter blir gjennomgått.

MO deller for tidsforsinkelse i logiske porter blir gjennomgått. Del 5: Statisk digital CMOS NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell

Detaljer

Del 5: Statisk digital CMOS

Del 5: Statisk digital CMOS Del 5: Statisk digital CMOS NGVR ERG I. Innhold Modeller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell gjennomgått.

Detaljer

INF 5460 Elektrisk støy beregning og mottiltak

INF 5460 Elektrisk støy beregning og mottiltak INF 5460 Elektrisk støy beregning og mottiltak Obligatorisk oppgave nummer 3. Frist for levering: 30 April (kl 23:59). Vurderingsform: Godkjent/Ikke godkjent. Oppgavene leveres på individuell basis. Oppgavene

Detaljer

Lab 1 i INF3410. Prelab: Gruppe 5

Lab 1 i INF3410. Prelab: Gruppe 5 Lab 1 i INF3410 Prelab: a) EKV modellen ble modellert i Matlab, der EKV.m er brukes til å lage en funksjon av drainsource strømmen. Reverse bias strøm trekkes i fra forward bias strøm, noe som danner grunnlaget

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: IN3400 igital mikroelektronikk ksamensdag: 1. juni 013 Tid for eksamen: 09.00 13.00 Oppgavesettet er på 6 sider. Vedlegg: Ingen Tillatte

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 YNGVA BEG A. Forsinkelse i interkonnekt Gitt en 3mm lang og 0.4µm bred leder i metall 2 i en 180nm prosess med egenmotstand 0.04Ω/ og

Detaljer

Del 6: Tidsforsinkelse i logiske kjeder

Del 6: Tidsforsinkelse i logiske kjeder el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold Tidsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære

Detaljer

TI dsforsinkelse i kjeder med logiske porter. Beregning av

TI dsforsinkelse i kjeder med logiske porter. Beregning av el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold TI dsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: INF400 igital mikroelektronikk ksamensdag: 11. juni 2008 Tid for eksamen: Oppgavesettet er på 5 sider. Vedlegg: Ingen Tillatte hjelpemidler:

Detaljer

Forelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer

Forelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Dagens temaer er hentet fra

Detaljer

Forelesning 8. CMOS teknologi

Forelesning 8. CMOS teknologi Forelesning 8 CMOS teknologi Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder Designeksempler (Cadence) 2 Halvledere (semiconductors) 3 I vanlig

Detaljer

MO deller for tidsforsinkelse i logiske porter blir gjennomgått.

MO deller for tidsforsinkelse i logiske porter blir gjennomgått. Del 5: Statisk digital CMOS 1 NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell

Detaljer

KONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.

KONVENSJONELLE latcher og vipper i CMOS blir gjennomgått. el 11: Latcher og vipper 1 NGVAR BERG I. Innhold KONVENSJONELLE latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser og klokkepulser blir diskutert. Lacher og vipper med, og able

Detaljer

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi HØGSKOLEN SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 0.1.009 Varighet/eksamenstid: Emnekode: 5 timer EDT10T Emnenavn: Elektronikk 1 Klasse(r): EL Studiepoeng: 7,5 Faglærer(e): ngrid

Detaljer

Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon

Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon Øyvind Hagen Institutt for informatikk Universitetet i Oslo 23. oktober 2001 1 Innhold 1 Prelab 4 1.1 Implementasjon av Vittoz modellen.................

Detaljer

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 14.12.2010 Varighet/eksamenstid: Emnekode: 4 timer EDT210T-A Emnenavn: Elektronikk 1 Klasse(r): 2EL Studiepoeng: 7,5 Faglærer(e):

Detaljer

Forelesning nr.6 INF Operasjonsforsterker Fysiske karakteristikker og praktiske anvendelser

Forelesning nr.6 INF Operasjonsforsterker Fysiske karakteristikker og praktiske anvendelser Forelesning nr.6 INF 1410 Operasjonsforsterker Fysiske karakteristikker og praktiske anendelser Oersikt dagens temaer Kretsekialent for opamp Fysiske begrensinger Common-mode rejection Komparatorer Metning

Detaljer

TR ansistormodellen utvides med en modell for strøm i

TR ansistormodellen utvides med en modell for strøm i el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekasjemodeller

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007 INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 3 Våren 2007 YNGVA BEG I. Del 3 A. Eksamensoppgave 2005 Hvorfor trengs buffere (repeaters) for å drive signaler over en viss avstand? Hvilke metallag

Detaljer

INF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss

INF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Avansert CMOS INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect Interconnect -skalering 4.9.3 Teknologi

Detaljer

Forelesning nr.10 INF 1411 Elektroniske systemer

Forelesning nr.10 INF 1411 Elektroniske systemer Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer 1 Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Feedback-oscillatorer Dagens

Detaljer

TR ansistormodellen utvides med en modell for strøm i svak

TR ansistormodellen utvides med en modell for strøm i svak el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekkasjemodeller

Detaljer

Forelesning nr.11 INF 1411 Elektroniske systemer

Forelesning nr.11 INF 1411 Elektroniske systemer Forelesning nr.11 INF 1411 Elektroniske systemer Operasjonsforsterkere 1 Dagens temaer Ideel operasjonsforsterker Operasjonsforsterker-karakteristikker Differensiell forsterker Opamp-kretser Dagens temaer

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 12

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 12 INF3400 Digital Mikroelektronikk øsningsorslag DE 12 NGVR ERG I. DE 12 Del 12 og 13: Passtransistor- og dierensiell MO logikk. II. Oppgaver Tegn sjematikk or en 4:1 multiplekser med innganger,, og, og

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG Side av 8 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen

Detaljer

Løsningsforslag eksamen inf 1410 våren 2009

Løsningsforslag eksamen inf 1410 våren 2009 Løsningsforslag eksamen inf 1410 våren 2009 Oppgave 1- Strøm og spenningslover. (Vekt: 15%) a) Finn den ukjente strømmen I 5 i Figur 1 og vis hvordan du kom frem til svaret Figur 1 Løsning: Ved enten å

Detaljer

TFE4101 Krets- og Digitalteknikk Høst 2016

TFE4101 Krets- og Digitalteknikk Høst 2016 Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 5 Boolske funksjoner, algebraisk forenkling av

Detaljer

INF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss

INF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. 4.6 Wire Engineering 4.7 Design Margins INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal og lavt effektforbruk

Detaljer

Oppgave 1 (30%) a) De to nettverkene gitt nedenfor skal forenkles. Betrakt hvert av nettverkene inn på klemmene:

Oppgave 1 (30%) a) De to nettverkene gitt nedenfor skal forenkles. Betrakt hvert av nettverkene inn på klemmene: 3. juni 2010 Side 2 av 16 Oppgave 1 (30%) a) De to nettverkene gitt nedenfor skal forenkles. Betrakt hvert av nettverkene inn på klemmene: Reduser motstandsnettverket til én enkelt resistans og angi størrelsen

Detaljer

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 9.desember 2014 Varighet/eksamenstid: 5 timer Emnekode: TELE 2002 Emnenavn: Elektronikk Klasse(r): Studiepoeng: 10 Faglærer(e):

Detaljer

Forelesning nr.9 INF 1411 Elektroniske systemer. Transistorer MOSFET Strømforsyning

Forelesning nr.9 INF 1411 Elektroniske systemer. Transistorer MOSFET Strømforsyning Forelesning nr.9 INF 1411 Elektroniske systemer Transistorer MOSFET Strømforsyning Dagens temaer Radiorør Transistorer Moores lov Bipolare transistorer Felteffekttransistorer Digitale kretser: AND, OR

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG Side av 8 NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen

Detaljer

Z L Z o Z L Z Z nl + 1 = = =

Z L Z o Z L Z Z nl + 1 = = = SMITHDIAGRAM Bilineær transformasjon fra Zplanet (impedans) til Γplanet (refleksjonsfaktor) Γ Z L Z o Z L Z 0 1 Z L Z 0 Z L Z 0 1 Z nl 1 Z nl 1 Zplanet Im Γplanet Im Re Re AO 00V 1 SMITHDIAGRAM Γplanet

Detaljer

Oversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap

Oversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap Avansert CMOS INF3400 Del 15 Øivind NæssN INF3400 Del 15 18.05. 1/30 Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect -skalering 4.9.3 Teknologi roadmap 4.9.4 Design-påvirkninger 5.4.1

Detaljer

Del 11: Latcher og vipper

Del 11: Latcher og vipper el 11: Latcher og vipper NGVAR BERG I. Innhold Konvsjonelle latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser blir diskutert. Lacher og vipper med, og able blir prestert. Latcher

Detaljer

Transistorforsterker

Transistorforsterker Oppsummering Spenningsforsterker klasse Med avkoplet emitter og uten Forsterkeren inverterer signalet faseskift 180o Transistoren er aktiv i hele signalperioden i b B i c C g m I V C T i c v i r π B1 B2

Detaljer

Konstruksjon av gode ledninger

Konstruksjon av gode ledninger 4.6 Wire Engineering 4.7 Design Margins INF3400 Del 14 Øivind NæssN INF3400/4400 våren Design av ledere og design marginer 1/25 Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal

Detaljer

INF L4: Utfordringer ved RF kretsdesign

INF L4: Utfordringer ved RF kretsdesign INF 5490 L4: Utfordringer ved RF kretsdesign 1 Kjøreplan INF5490 L1: Introduksjon. MEMS i RF L2: Fremstilling og virkemåte L3: Modellering, design og analyse Dagens forelesning: Noen typiske trekk og utfordringer

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer 1 Eksamensdatoer: 11. OG 12. DESEMBER Repetisjon Felteffekttransistoren 3 forskjellige typer: - Junction FET - MESFET - MOSFET JFET MESFET

Detaljer

Forslag til løsning på eksamen FYS1210 høsten 2005

Forslag til løsning på eksamen FYS1210 høsten 2005 Forslag til løsning på eksamen FYS1210 høsten 2005 Oppgave 1 Figur 1 viser et nettverk tilkoplet basen på en bipolar transistor. (For 1a og 1b se læreboka side 199) 1 a ) Tegn opp Thevenin-ekvivalenten

Detaljer

Løsningsforslag for obligatorisk øving 1

Løsningsforslag for obligatorisk øving 1 TFY4185 Måleteknikk Institutt for fysikk Løsningsforslag for obligatorisk øving 1 Oppgave 1 a Vi starter med å angi strømmen i alle grener For Wheatstone-brua trenger vi 6 ukjente strømmer I 1 I 6, som

Detaljer

Rev. Lindem 25.feb..2014

Rev. Lindem 25.feb..2014 ev. Lindem 25.feb..2014 Transistorforsterkere - oppsummering Spenningsforsterker klasse Med avkoplet emitter og uten Forsterkeren inverterer signalet faseskift 180 o Transistoren er aktiv i hele signalperioden

Detaljer

Eksamen i Elektronikk 24. Mai Løsningsforslag Knut Harald Nygaard

Eksamen i Elektronikk 24. Mai Løsningsforslag Knut Harald Nygaard Eksamen i Elektronikk 24. Mai 2017 Løsningsforslag Knut Harald Nygaard Oppgave 1 Operasjonsforsterkeren i kretsløpet i figuren nedenfor kan regnes som ideell. v inn R C v ut a) Overføringsfunksjonen er

Detaljer

Forslag til løsning på eksame n FY-IN 204 våren 2002

Forslag til løsning på eksame n FY-IN 204 våren 2002 Forslag til løsning på eksame n FY-N 04 våren 00 Spenningsforsterkningen er tilnærmet gitt av motstandene og. Motstanden har ingen innflytelse på forsterkningen. For midlere frekvenser ser vi bort fra

Detaljer

Forelesning nr.11 INF 1411 Elektroniske systemer. Måleteknikk Operasjonsforsterkere

Forelesning nr.11 INF 1411 Elektroniske systemer. Måleteknikk Operasjonsforsterkere Forelesning nr.11 INF 1411 Elektroniske systemer Måleteknikk Operasjonsforsterkere Dagens temaer Måleteknikk Wheatstone-bro Ideell operasjonsforsterker Differensiell forsterker Opamp-kretser Dagens temaer

Detaljer

INF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007

INF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007 INF34/44 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 27 YNGVAR BERG Del 15: Avansert CMOS I. DEL 15 II. Oppgaver A. Hvordan er fremtiden for CMOS? A.1 Løsningsforslag Teori Det har i

Detaljer

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1 Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar

Detaljer

Oppsummering. BJT - forsterkere og operasjonsforsterkere

Oppsummering. BJT - forsterkere og operasjonsforsterkere Oppsummering BJT - forsterkere og operasjonsforsterkere OP-AMP vs BJT Fordeler og ulemper Vi har sett på to ulike måter å forsterke opp et signal, ved hjelp av transistor forsterkere og operasjonsforsterkere,

Detaljer

Fakultet for teknologi, kunst og design Teknologiske fag

Fakultet for teknologi, kunst og design Teknologiske fag Fakultet for teknologi, kunst og design Teknologiske fag Eksamen i: Elektronikk Målform: Bokmål Dato: 24. mai 2016 Tid: 0900-1200 Antall sider (inkl. forside): 5 (inkludert Vedlegg 1 side) Antall oppgaver:

Detaljer

CMOS med transmisjonsporter blir presentert, herunder

CMOS med transmisjonsporter blir presentert, herunder Del 12: Passtransistor- og dierensiell CMO logikk NGVR ERG I. Innhold CMO med transmisjonsporter blir presentert, herunder komplementær pass transistor logikk (CP), lean integration med pass transistorer

Detaljer

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1 Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar

Detaljer

UNIVERSITETET I OSLO.

UNIVERSITETET I OSLO. UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FY-IN 204 / FY108 Eksamensdag : 16 juni 2003 Tid for eksamen : Kl.0900-1500 Oppgavesettet er på 5 sider. Vedlegg : Logaritmepapir

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44 93 / 902 08 317

Detaljer

Del 15: Avansert CMOS YNGVAR BERG

Del 15: Avansert CMOS YNGVAR BERG Del 15: Avansert CMOS YNGVAR BERG I. Innhold Alle henvisninger til figurer er relevant for Weste & Harris [1]. 1. Innhold. 2. Skalering. Kapittel 4.9 side 245-246. 3. Transistorskalering. Kapittel 4.9.1

Detaljer

Forelesning nr.11 INF 1411 Elektroniske systemer. Måleteknikk Operasjonsforsterkere

Forelesning nr.11 INF 1411 Elektroniske systemer. Måleteknikk Operasjonsforsterkere Forelesning nr.11 INF 1411 Elektroniske systemer Måleteknikk Operasjonsforsterkere Dagens temaer Måleteknikk Wheatstone-bro Ideell operasjonsforsterker Differensiell forsterker Opamp-kretser Dagens temaer

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1411 Introduksjon til elektroniske systemer Eksamensdag: 28. mai 2014 Tid for eksamen: 4 timer Oppgavesettet er på 6 sider

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 10

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 10 INF3400/4400 igital Mikroelektronikk Løsningsforslag EL 10 YNGVAR BERG el 10: Sekvensielle kretser Soner for ikke overlapp A. Oppgave 7.1 I. Oppgaver Term t ccq 35ps 35ps t pcq 50ps 50ps t pdq 40ps t setup

Detaljer

ELEKTRONIKK 2 DAK-ØVING 6 Endre i transistormodell, DCsvip, AC-svip, impedans 2004

ELEKTRONIKK 2 DAK-ØVING 6 Endre i transistormodell, DCsvip, AC-svip, impedans 2004 ELEKTRONIKK 2 DAK-ØVING 6 Endre i transistormodell, DCsvip, AC-svip, impedans 2004 Vi skal i denne oppgaven forsøke å simulere et enkelt forsterkertrinn med bipolar transistor. Vi har imidlertid ikke modell

Detaljer

UNIVERSITETET I OSLO.

UNIVERSITETET I OSLO. UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FY-IN 204 Eksamensdag : 18 juni 2002 Tid for eksamen : l.0900-1500 Oppgavesettet er på 5 sider. Vedlegg Tillatte hjelpemidler

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK Side av 2 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 / 92

Detaljer

CMOS med transmisjonsporter blir presentert, herunder

CMOS med transmisjonsporter blir presentert, herunder Del 12: Passtransistor- og dierensiell CMO logikk NGVR ERG I. Innhold CMO med transmisjonsporter blir presentert, herunder komplementær pass transistor logikk (CP), lean integration med pass transistorer

Detaljer

Obligatorisk oppgave 4 i INF4400 for Jan Erik Ramstad

Obligatorisk oppgave 4 i INF4400 for Jan Erik Ramstad Obligatoris oppgave i INF for Jan Eri Ramstad Jan Eri Ramstad Institutt for Informati Universitetet i Oslo janera@fys.uio.no. Mars6 6. april Bagrunn Worst case transient simulering NAND port Oppgave I

Detaljer

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG Side 1 av 17 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44

Detaljer

DIODER OG LIKERETTERER

DIODER OG LIKERETTERER Kurs: FY-IN204 Elektronikk med prosjektoppgaver - 4 vekttall Gruppe: Gruppe-dag: Oppgave: LABORATORIEØVELS E NR 1 Omhandler: DIODER OG LIKERETTERER Revidert, 14.03.2002, 14.03.2003 Utført dato: Utført

Detaljer

LAB 7: Operasjonsforsterkere

LAB 7: Operasjonsforsterkere LAB 7: Operasjonsforsterkere I denne oppgaven er målet at dere skal bli kjent med praktisk bruk av operasjonsforsterkere. Dette gjøres gjennom oppgaver knyttet til operasjonsforsterkeren LM358. Dere skal

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 72 Bjørn B. Larsen 73 59 93 / 902 08 37 i emne

Detaljer

Prøveeksamen 1. Elektronikk 8.feb. 2010. Løsningsforslag

Prøveeksamen 1. Elektronikk 8.feb. 2010. Løsningsforslag Prøveeksamen 1 Elektronikk 8.feb. 2010 Løsningsforslag OPPGAVE 1 a) I koplingen til venstre ovenfor er u I et sinusformet signal med moderat frekvens og effektivverdi på 6,3V. Kretsen er en negativ toppverdikrets,

Detaljer

INF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS

INF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS INF34 Del Teori og oppgaver Grunnleggende Digial CMOS INF34 Grunnleggende digial CMOS Transisor som bryer CMOS sår for Complemenary Meal On Semiconducor. I CMOS eknologi er de o komplemenære ransisorer,

Detaljer

LF - anbefalte oppgaver fra kapittel 2

LF - anbefalte oppgaver fra kapittel 2 1 LF - anbefalte oppgaver fra kapittel 2 N2.1 Denne oppkoblingen er lovlig: Alle spenningkildene kan få en strøm på 5 A fra strømkilden. Spenningsfallet over strømkilden er også lovlig. Ved å summere alle

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 10 Våren 2007

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 10 Våren 2007 INF3400/4400 igital Mikroelektronikk Løsningsforslag EL 10 Våren 2007 YNGVAR BERG el 10: Sekvensielle kretser Soner for ikke overlapp A. Oppgave 7.1 I. Oppgaver TC/2 Term t ccq 35ps 35ps t pcq 50ps 50ps

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1411 Elektroniske systemer Eksamensdag: 4. juni 2012 Tid for eksamen: 14:30 18:30 Oppgavesettet er på 5 sider Vedlegg: Ingen

Detaljer

Del 10: Sekvensielle kretser YNGVAR BERG

Del 10: Sekvensielle kretser YNGVAR BERG el 10: Sekvensielle kretser YNGVAR BERG I. Innhold Grunnleggende problematikk ved sekvensiering blir gjennomgått. Sekvenseringsmetoder med vipper, tofase transparente latcher og latcher som styres av klokkepulser

Detaljer

TRANSISTORER. Navn: Navn: Kurs: FY-IN204 Elektronikk med prosjektoppgaver - 4 vekttall. Oppgave: LABORATORIEØVELSE NR 2.

TRANSISTORER. Navn:   Navn:   Kurs: FY-IN204 Elektronikk med prosjektoppgaver - 4 vekttall. Oppgave: LABORATORIEØVELSE NR 2. Kurs: FY-IN204 Elektronikk med prosjektoppgaver - 4 vekttall Gruppe: Gruppe-dag: Oppgave: LABORATORIEØVELSE NR 2 Omhandler: TRANSISTORER Revidert utgave 23.02.2001, 20.02.2003 av HBalk Utført dato: Utført

Detaljer

Ny/Utsatt eksamen i Elektronikk 2. August Løsningsforslag Knut Harald Nygaard

Ny/Utsatt eksamen i Elektronikk 2. August Løsningsforslag Knut Harald Nygaard Ny/Utsatt eksamen i Elektronikk 2. August 2017 Løsningsforslag Knut Harald Nygaard Oppgave 1 Operasjonsforsterkeren i kretsløpet i figuren nedenfor kan regnes som ideell. v inn v ut C a) Overføringsfunksjonen

Detaljer

INF1411 Oblig nr. 4 Vår 2011

INF1411 Oblig nr. 4 Vår 2011 INF1411 Oblig nr. 4 Vår 2011 Informasjon og orientering Alle obligatoriske oppgaver ved IFI skal følge instituttets reglement for slike oppgaver. Det forutsettes at du gjør deg kjent med innholdet i reglementet

Detaljer

Figur 1: Pulsbredderegulator [1].

Figur 1: Pulsbredderegulator [1]. Pulsbredderegulator Design og utforming av en pulsbredderegulator Forfatter: Fredrik Ellertsen Versjon: 2 Dato: 24.03.2015 Kontrollert av: Dato: Innhold 1. Innledning 1 2. Mulig løsning 2 3. Realisering

Detaljer