INF3400 Uke 14 13.05. 4.6 Wire Engineering 4.7 Design Margins INF3400 Uke 14 Øivind Næss
INF3400 Uke 14 13.05. Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal og lavt effektforbruk med akseptabelt støynivå Frihetsgrader: Bredde Bredere: lavere R men høyere C, men lavere RC siden R avtar raskere enn C pga. strøkapasitanser Avstand Lag Større avstand reduserer C De øvre lagene er tykkere og har lavere R
INF3400 Uke 14 13.05. Forsinkelse og koplingskapasitans Bedre å øke bredden på lederen enn å øke avstanden mellom lederne for å forbedre forsinkelsen Økning av avstanden mellom lederne fremfor å øke bredden forbedrer koplingseffekten Pitch = width + spacing Delay (ns): RC/2 2.0 1.8 1.6 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0 0 500 1000 1500 2000 Pitch (nm) Coupling: 2C adj / (2C adj +C gnd ) 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0 0 500 1000 1500 2000 Pitch (nm) Wire Spacing (nm) 320 480 640
INF3400 Uke 14 13.05. Buffring Både R og C er proposjonal med l (lengden på ledningen) Tidskonstanten til ledningene, eller RC-forsinkelsen er proposjonal med l 2 Uakseptabelt høy for lange ledninger Del opp ledningene i N kortere segmenter Hvert segment drives av en inverter eller et buffer Hvert segment vil få en tidsforsinkelse på l 2 /N Hvis antall segmenter er proposjonal med lengden vil den totale forsinkelsen øke lineært med lenden
INF3400 Uke 14 13.05. Inverter som repeater Hvor mange buffere/repeatere repeatere skal brukes? Hvor stor skal hvert buffer være? Ekvivalent krets Lengde l på ledningen Ledningskapasitans C w l, motstand R w l Inverter med bredde W (nmos = W, pmos = 2W) 2 Gate-kapasitans C W, motstand R/W
Inverter som repeater RC flight time for hvert ledd: (l/n)( 2 Kan beregne lengden mellom hvert buffer ved bruk av Elmore delay (sett l N = 2RC R C w w Forsinkelsen per lengde-enhet enhet er gitt ved: t pd l ( 2 2) = + RCR C w w For å oppnå denne forsinkelsen burde størrelsen på inverteren være: RCw W = RC w INF3400 Uke 14 13.05.
INF3400 Uke 14 13.05. Buffer som repeater For å unngå polaritetsproblemer kan inverter-par brukes. Parene forårsaker større forsinkelse Den første av inverterene burde være lite for å bidra med liten last til linjen. Den andre burde være større for å drive den etterfølgende linjen Ca. 7% mer tidsforsinkelse per lende-enhet enhet Trenger totalt færre repeatere
INF3400 Uke 14 13.05. Innvirkninger på Logical Effort Ledningskapasitansene er ikke-varierende og innvirker på forgreinings-effort effort Forgreinings-effort effort avhenger av portene som skal drives og gitt ved (C( gate +C wire )/C gate Hvordan skal man betrakte C wire? C wire << C gate Kan ignorere C wire Beregne forholdet mellom C wire og C gate og legge dette til som parasittisk forsinkelse C wire >> C gate deler linjen i to deler: En som driver linjen, og en som mottar signal fra linjen Den første delen designes for å drive last-kapasitansen til linjen Den siste delen kan ignoreres C wire = C gate Vanskelig å estimere Bruk stage effort på ca. 4
INF3400 Uke 14 13.05. Crosstalk Controll Staggered inverters Ladningskompansering Tvunnet differensiell signallering
INF3400 Uke 14 13.05. Lav-sving signalering Lange ledninger forårsaker økt effektforbruk pga. at betydelige kapasitanser må lades opp Reduksjon av signal-svinget svinget gir lineær reduksjon av forsinkelsen t phl = C L V swing /2 I av Hver gang en ledningskapasitans lades opp eller utlades forbrukes det Q=CV swing. Gitt switche-frekvensen αf, l avg 1 = T T i ( t) = drive 0 CV swing αfcv swing P = I V = dynamic Ved å gjøre V swing og V drive lavere enn V dd kan ledningene bli raskere. avg drive αfcv swing V drive
INF3400 Uke 14 13.05. Lav-sving signalering Trenger en lav-sving driver og en sense sense-amplifier for å gjenopprette signal-svinget svinget Krever ofte differensielle løsninger for å unngå problemer med støy Kompliserer designet betydelig Burde skru av driveren når signalet er sendt for å senke effektforbruket
INF3400 Uke 14 13.05. Designmarginer Designmarginer er viktig å ta hensyn til pga. variasjon i miljøet rundt kretsene og usikkerhet rundt prosesseringen Forsyningsspenning Temperatur Prosessvariasjon Målet er å konstruere kretsene slik at de oppfører seg slik de skal innenfor de variasjonene som er forventet
INF3400 Uke 14 13.05. Forsyningsspenning Forsyningsspenningen kan variere Spenningsregulatorer med lav toleranse Støy Spenningsfall over lange ledere Spesifiseres typisk +/-10% rundt nominell forsyningsspenning for hver logisk port Hastighet mulig operasjonsfrekvens er proposjonal med V dd.
INF3400 Uke 14 13.05. Design marginer Temperaturavhengighet i MOS transistorer (2.4.7, 90) Mobiliteten minker med temperatur Terskelspenningen senkes V T ) = V t k vt er typisk 0.5-3.0mV/K ( ( T ) k ( T T ) t r vt r Lekasjestrømmene gjennom pn-overgangene øker med temperaturen PÅ PÅ -strømmene avtar og AV AV -strømmene øker etterhvert som temperaturen øker
INF3400 Uke 14 13.05. Geometri-avhengighet (2.4.8, s91) Reèlle dimensjoner kan variere i forhold til hva som tegnes i utlegget Prosesshuset bruker smalere masker Overetsing Source- og drain-regionene regionene overlapper gate Kortere effektiv kanallengde Variasjon i oksidet, t ox Variasjon i terskelspenning Komponenter med minimum størrelse burde ikke anvendes Relativ matching gir bedre resultat enn absolutt matching.
INF3400 Uke 14 13.05. Design Corners (Hjørner) Den samlede effekten av prosess- og miljø- variasjoner kan samles til den effekten de har på transistoren: Typisk Rask Treg Hastigheten til hver type transistor, variasjon i hastighet i interkonnekt og variasjon i miljø brukes til å definere design- eller prosess-hjørner Termen hjørne refererer til en imaginær boks rundt garantert ytelse til kretsen
INF3400 Uke 14 13.05. Design-hjørner Kretsene simuleres ved alle hjørnene for å sikre at de fungerer korrekt for alle tilfeller
INF3400 Uke 14 13.05. Matching To transistorer er sjelden identiske Matching er viktig fordi operasjonen til et element står som regel i forhold til operasjonen til et annet element Spesielt viktig i analoge kretser Klokkedistribusjon Systematiske variasjoner
INF3400 Uke 14 13.05. Pålitelighet i kretser Upålitelighet i kretser kan gi varige skader Elektronmigrasjon Self heating Hot Carriers Latchup Overvoltage failure Mean Time Between Failures (MTBF) #enheter * #timer i bruk / #feil Failures in Time (FIT) Antall feil som forekommer hver 1000. timer per million enheter. 1000FIT er en feil hver 10 6 time = 114 år (ganske bra for en chip) System med 100 chip er hver rangert med 1000FIT og man har 10 systemer, feilraten er 100*1000*10=10 6 FIT, eller en feil hver 1000. time (42 dager) 100FIT er ønskelig
INF3400 Uke 14 13.05. Badekar Badekar -kurvenkurven De fleste systemer gjennomgår Badekar Badekar -kurvenkurven Svake eller dårlige komponenter feiler som regel tidlig etter at de blir tatt i bruk Viktig at systemer blir testet gjennom infant mortality (burn in) før de blir solgt Systemer blir også ofte testet mht levetid ved å simulere aldringsprosessen.
INF3400 Uke 14 13.05. Elektronmigrasjon Elektronmigrasjon skaper utarming av metall-interkonnekt Høy strømtetthet fører til elektron vind som forårsaker at metall-atomene atomene migrerer over tid. Avhenger av strømtettheten J=I/wt wt.. Strømgrensen er vanligvis uttrykt som maksimum J dc. Forekommer mest sannsynlig for ledninger med DC-strømmer.
INF3400 Uke 14 13.05. Self Heating Høye strømmer dissiperer effekt, som øker temperaturen, Varme ledninger har økt motstand og forsinkelse Korte pulser med høye strømmer kan smelte ledningene Elektronmigrasjon er primært et problem i ledningene til forsyningsspenningen, dvs. V dd og GND. Self heating er et problem i bidireksjonale signal-ledninger ledninger,, spesielt ledninger som kobler sammen nmos- og pmos-transistorer
INF3400 Uke 14 13.05. Hot Carriers Når transistorer switcher,, kan høy-energi ladninger injiseres inn i gate-oksidet og bli fanget der Skadet oksid forandrer I-V I V karakteristikken til transistorene Økt strøm i pmos Lavere strøm i nmos Hot Carriers forårsaker slitasje siden nmos- transistorene blir for trege Slitasjen kan begrenses ved å sette ned stige-tiden tiden
INF3400 Uke 14 13.05. Latchup Parasittiske bipolar transistorer blir dannet av substrat, brønn og diffusjon Hvis disse transistorene skrues på, dannes en lav-resistiv veg mellom V dd og GND
INF3400 Uke 14 13.05. Latchup Vanligvis er begge transistorene av, men latchup kan forekomme pga transient-strømmer strømmer når man slår på forsyningsspenningen, eller eksterne spenninger utenfor det normale operasjonsområdet Latchup kan forebygges ved å minimere de to resistansene Dette kan gjøres ved å ha mange substrat- og brønn-kontakter rundt transistorene og samle nmos-transistorene nær GND-linjen og pmos transistorene nær V dd -linjen