Fys2210 Halvlederkomponenter. Forelesning 9 Kapittel 6 - Felteffekttransistoren

Transkript

1 Fys2210 Halvlederkomponenter Forelesning 9 Kapittel 6 - Felteffekttransistoren

2 Repetisjon Unipolar Kapittel 6 Felt-effekt transistorer JFET Partikkelfluks S D (alltid) V G styrer ledningskanalen mellom S og D Pinch-off: deplesjonssonen dekker hele kanalen ved D og I D mettner Solid State Electronic Devices, 7e, Global Edition Ben G. Streetman Sanjay Kumar Banerjee Copyright Pearson Education Limited All rights reserved.

3 Repetisjon JFET (Junction Field Effect Transistor) Junction Field Effect Transistor (JFET); høy inngangsimpedans (reversspent overgang) egnet som switch. Deplesjonssonen, som reguleres via gatespenningen, styrer ledningskanalens effektive tverrsnittsareal Partikkelflyt S D (alltid!) I den lavt dopede kanalen ligger S og D på ulike potensial og for lave strømmer er potensialfallet lineært langs kanalen. 3

4 Repetisjon Figure 6 5 Effects of a negative gate bias: (a) increase of depletion region widths with V G negative; (b) family of current voltage curves for the channels as V G is varied. Solid State Electronic Devices, 7e, Global Edition Ben G. Streetman Sanjay Kumar Banerjee Copyright Pearson Education Limited All rights reserved.

5 Repetisjon Utledet ligning 6-9 for I D -V D karakteristikk I D = G 0 V p V D V p V G V p 3/2 2 3 V D V G V p 3/2 MESFET Schottky kontakt som Gate Lett å isolere (n-mos, p-mos, C-MOS) Ideell MOS-kapasitans (Φ m = Φ s ) Innførte: qφ x = E i E i (x) Solid State Electronic Devices, 7e, Global Edition Ben G. Streetman Sanjay Kumar Banerjee Copyright Pearson Education Limited All rights reserved.

6 Repetisjon MESFET (Metal Semiconductor Field Effect Transistor) Figure 6 7 GaAs MESFET formed on an n-type GaAs layer grown epitaxially on a semi-insulating substrate. Common metals for the Schottky gate in GaAs are AI or alloys of Ti, W, and Au. The ohmic source and drain contacts may be an alloy of Au and Ge. In this example the device is isolated from others on the same chip by etching through the n region to the semi-insulating substrate. Solid State Electronic Devices, 7e, Global Edition Ben G. Streetman Sanjay Kumar Banerjee Copyright Pearson Education Limited All rights reserved.

7 MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 7

8 MOSFET litt historie... Felteffekttransistoren ble diskutert allerede på 1930-tallet. Første MIS-transistor ble foreslått i 1959 (Moll, Pfann og Garret) I 1960 ble den første transistoren lagd, den viktigste komponenten innen VLSI (very large scale integrated circuit), mikroprosessorer og minne. Viktige MOSFET egenskaper: 1) Symmetrisk mhp Source og Drain 2) Unipolar 3) Høy inngangsimpedans (>10 14 Ω i dc) 4) Spenningsstyrt 5) Lett å isolere Første IC i 1971 hadde 2300 MOS-transitorer Nå > 10 9 transistorer/chip Samsung Galaxy S8 bruker 10 nm teknologi, mens Apple annonserte forrige måned (september) at 7nm transistoren skal brukes i iphone XS og iphone XR

9 MOSFET Gate OFF MOSFET source Drain Source Gate Drain metall isolator Voltage ON n + n + p-type Si source Drain

10 MOSFET

11 Ulike typer av MOSFET

12 Ideell MOS 12

13 Likevekt V=0 V>0 Deplesjon av hull Ansamling av hull V<0 V>>0 Ansamling av elektroner 13

14 V=0 V<0 V>0 V>>0 Likevekt Ansamling av hull Deplesjon av hull Ansamling av elektroner 14

15 16

16

17 Sterk Inversjon

18 Terkselspenning, V T, i det ideelle tilfellet

19 Spenningen som legges over gaten fordeles over isolatoren (oksidet) og halvlederen: V G = V i + Φ s Q m = Q d + Q n V = V G = V i + Φ s

20

21

22

23 24

24 Ideell MOS kapasitans

25 C-V for n-kanal MOS-kapasitanse Figure 6.16: Capacitance-voltage relation for a n-channel (p-substrate) MOS capacitor. The dashed curve for V > V T occurs for high measurement frequencies.

26 V T i virkeligheten (ikke ideell)

27 Terskelspenning V T i virkeligheten; m s m < s

28

29

30 V T i virkeligheten; positive ladninger i gate-oksiden

31

32 V T i virkeligheten Figure 6.20 Influence of materials parameters on threshold voltage. (a) the threshold voltage equation indicating signs of the four contributions. (b) variation of V T with substrate doping for n- channel and p-channel n + poly-sio 2 -Si devices.

33 Eksempel 6-1: En n + -poly-si gate i en n-kanals MOS er lagd på et p-type Si substrat med N a = 5 x cm -3. Tykkelsen av oksid-laget (SiO 2 ) er 100 Å, og Q i = 4 x qc/cm 2. Finn C i, C min, C d,max, V FB og V T.

34 Eksempel 6-1: En n + -poly-si gate i en n-kanals MOS er lagd på et p-type Si substrat med N a = 5 x cm -3. Tykkelsen av oksid-laget (SiO 2 ) er 100 Å, og Q i = 4 x qc/cm 2. Finn C i, C min, C d,max, V FB og V T.

35

36 L1 Eksempel 6-1: En n + -poly-si gate i en n-kanals MOS er lagd på et p-type Si substrat med N a = 5 x cm -3. Tykkelsen av oksid-laget (SiO 2 ) er 100 Å, og Q i = 4 x qc/cm 2. Finn C i, C min, C d,max, V FB og V T.

37 Slide 37 L1 Lasse;

38 V T år 1990 vs Al-SiO 2 -Si devices n + poly-sio 2 -Si devices

39 Justering av V T V T = Φ ms Q i C i Q d C i + 2φ F Gatematerial Senking Gateoksid av Q d via ioneimplantatsjon Nå brukes CEks. i = εp-kanal i hardt /d dopet tynn oksid n + poly-si gir lav (tidligere V T Al) lav Φ ms og tåler temperaturene (Eks. Implantasjon (6-3): under V T av (100 et prosessering tynt Å)=-1.1 B-sjikt V; (lav V T (5000 ioneenergi) Å)=-9.1 ved V Si-overflaten tykk oksid mellom Q + d (n + poly-si transistoren (effektiv) bra blir for for mindre N-MOS god isolasjon (ΦV ms T mindre ~ -1 (Høy V) negativ! men V T ). verre Ikke ha for inversjon P-MOS (Φ i isolatoren. ms ~ 0 V) ) hvor εved man i = tilstrekkelig εønsker r 0 høy Φ ms høye ε> r 0V for B-doser ) lav V T. Eks: V T SiO2 > 0, dvs. ε r ~3.9, P-MOS Si 3 Nsom 4 - εer r ~7 normally (men høyt Alternativ: Qon i interface-tilstand), Ta 2 O 5, ZrO, HfO: - ε r ~ For W gitt (wolfram) V T betyr som også tåler høyt høye ε r mindre temperaturer, lekasjestrøm god elektrisk (tunnelering) leder gjennom isolatoren, (bedre en siden poly-si), d kan og være symmetrisk stor/tykk. mhp Φ ms, dvs (Φ ms ) ~ 0.5 V for både P- og N- MOS 2. p+ poly-si for P-MOS (trenger da flere prosesseringssteg )

40 1. Gatematerial Nå brukes hardt dopet n + poly-si (tidligere Al) lav Φ ms og tåler temperaturene under prosessering (n + poly-si bra for N-MOS (Φ ms ~ -1 V) men verre for P-MOS (Φ ms ~ 0 V) hvor man ønsker Φ ms > 0V ) Alternativ: 1. W (wolfram) som tåler høye temperaturer, god elektrisk leder (bedre en poly-si), og symmetrisk mhp Φ ms, dvs (Φ ms ) ~ 0.5 V for både P- og N- MOS 2. p+ poly-si for P-MOS (trenger da flere prosesseringssteg ) 2. Gateoksid C i = ε i /d tynn oksid gir lav V T (Eks. (6-3): V T (100 Å)=-1.1 V; V T (5000 Å)=-9.1 V tykk oksid mellom transistoren for god isolasjon (Høy V T ). Ikke ha inversjon i isolatoren. ) ε i = ε r ε 0 høy ε r for lav V T. Eks: SiO2 ε r ~3.9, Si 3 N 4 - ε r ~7 (men høyt Q i interface-tilstand), Ta 2 O 5, ZrO, HfO: - ε r ~10 15 For gitt V T betyr også høyt ε r mindre lekasjestrøm (tunnelering) gjennom isolatoren, siden d kan være stor/tykk. 3. Senking av Q d via ioneimplantatsjon Eks. p-kanal Implantasjon av et tynt B-sjikt (lav ioneenergi) ved Si-overflaten Q d + (effektiv) blir mindre V T mindre negativ! Ved tilstrekkelig høye B-doser V T > 0, dvs. P-MOS som er normally on

41