GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og
|
|
- Hannah Kristensen
- 8 år siden
- Visninger:
Transkript
1 Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring å begreer som akkumulasjon, delesjon og inversjon. Enkel fysikalsk forklaring å transistor som er i lineært område og metning. Enkle førsteordens strømligninger for nmos og MOS transistorer. Alle henvisninger til figurer er relevant for Weste & Harris [1]. 1. Innhold.. MOS transistor i tverrsnitt. Kaittel 1.3 side CMOS Inverter tversnitt. Kaittel side Akkumulasjon, delesjon og inversjon. Kaittel.1 side Enkel beskrivelse av MOS transistor. Kaittel.1 side Enkel MOS transistor modell. Kaittel. side II. MOS transistor i tverrsnitt (Kaittel 1.3 side 7 9) tye Si Si Si Si B Si Doet B frie ladningsbærere Intrinsikk Udoet ntye Si As Si Doet As Fig.. tye Si B Si Doet B tye Anode ntye Si As Si Doet As ntye Katode n overgang (diode).(fig1.7) B. Tverrsnitt av MOS transistorer Integrerte transistorer i CMOS teknologi kalles MOSFET, som står for Metal On Semiconductor Field Effect Transistor. I moderne CMOS rosesser er det alltid olysilisium istedet for metall som former gaten. Polysilisium Source Gate SiO Drain Fig. 1. Doet silisium.(fig1.6) n n Det grunnleggende materialet for CMOS halvleder er silisium (S i). Udoet, eller intrinsikk, silisium vil ikke ha frie ladningsbærere. Ladningsbærere er negative elektroner og ositive hull. Et hull kan betraktes som mangel å et elektron. Dersom vi forurenser, eller doer, silisium kan vi få et halvledermateriale, fortsatt silisium, som vil ha frie ladningsbærere som vist i Fig. 1. Eksemler å doing: 1. Arsen (A s). Halvlederen vil ha frie elektroner og kalles derfor ntye (n står for negativ).. Bor (B). Halvlederen vil ha frie hull og kalles derfor tye ( står for ositiv). A. n overgang En novergang vil ostå der vi har tye og ntye halvledere inntil hverandre som vist i Fig.. Fig. 3. Bulk (Substrat) Si Tverrsnitt av nmos transistor.(fig1.8a) Tverrsnitt av en nmos transistor er vist i Fig. 3. Vi kaller transistoren nmos fordi source og drain terminalene er koblet til ntye silisium. Disse områdene kalles for diffusjon og er av n tye, dvs. kraftig doet med et stort antall frie elektroner. Mellom gaten og substrat er det et isolerende sjikt (SiO ) som searerer gaten fra substrat slik at det ikke skal gå strøm fra gate til substrat. Det vil bli dannet noverganger mellom ntye og tye silisium, dv.s mellom source/drain og bulk. Diodene som vil ostå her skal være revers forsent slik at det ikke vil gå strøm fra bulk til source/drain. Tverrsnitt av en MOS transistor er vist i Fig. 4. Vi kaller transistoren MOS fordi source og drain terminalene er koblet
2 Polysilisium Gate SiO III. Tversnitt av CMOS Inverter (Kaittel side 3 4) Source Drain Metall 1 n diffusjon GND SiO Polysilisium Utgang VDD diffusjon Fig. 4. n Bulk (Substrat) Si Tverrsnitt av MOS transistor.(fig1.8b) n substrat n nbrønn til tye silisium. Disse områdene kalles for diffusjon og er av tye, dvs. kraftig doet med et stort antall frie hull. Det vil bli dannet noverganger mellom ntye og tye silisium, dv.s mellom bulk og source/drain. Diodene som vil ostå her skal være revers forsent slik at det ikke vil gå strøm fra source/drain til bulk. C. Mål Enkel forståelse av doet silisium som danner en novergang (diode). Kjenne igjen tversnitt av MOS transistor og lassering av noverganger. D. Notater nmos transistor Fig. 5. Tverrsnitt av CMOS inverter.(fig1.33) MOS transistor DersomvisettersammenennMOSogenMOStransistor og kobler sammen gate terminalene og drain terminalene å de to transistorene, og kobler source å nmos transistoren til GND og source å MOS transistoren til V DD får vi en inverter. Tversnittet av en inverter er vist i Fig. 5. GND n n nbrønn substrat Utgang VDD n Substrattilkobling Brønnkobling Fig. 6. Tverrsnitt av CMOS inverter med substrat og brønntilkoblinger.(fig1.34) Inverteren som er vist i figuren vil ikke kunne fungere korrekt fordi den mangler riktig tilkobling til substrat og nbrønn (nsubstrat). I CMOS skal substrat kobles til GND for at nmos transistoren skal fungere riktig. Likeledes må nbrønnen kobles til V DD for at MOS transistoren skal fungere riktig. Tverrsnitt av inverter med substrat og brønnkontakter er vist i Fig. 6. A. Mål Kjenne igjen tversnitt av CMOS inverter og lassering av substrat og brønntilkoblinger. B. Notater
3 IV. Akkumulasjon, delesjon og inversjon (Kaittel.1 side 67 68) hull () elektron () tye silisium vil som nevnt ha frie ladningsbærere i form av hull. Bildet er noe mer nyansert, i tye silisium vil det være et overskudd av frie ladningsbærere av form av hull som kalles majoritetsladningsbærere eller majoritetsbærere. I tillegg vil det være noen få frie ladningsbærere i form av elektroner. Vi kaller disse ladningsbærerne for minoritetsladningsbærere eller minoritetsbærere. I ntye silisium vil elektroner ugjøre majoritsladningsbærere og hull minoritetsladningsbærere. 0 < Vg < Vt hull () elektron () Fig. 9. Svakt ositivt biasert MOS struktur i substrat. (FIG.b) Vg = 0 samme som at det ikke er frie ladningsbærere i denne sonen. V t kalles transistorens terskelsenning. hull () elektron () Fig. 7. Ubiasert MOS struktur i substrat. Vg > Vt delesjon En ubiasert MOS struktur i substrat er vist i Fig. 7. Som figuren viser er det overskudd av hull i substratet og et lite antall elektroner. Fig. 8. Vg < 0 hull () elektron () Negativt biasert MOS struktur i substrat. (FIG.a) Dersom vi biaserer slik at V g < 0 (negativ biasering) vil vi tilføre negative ladning, dvs. elektroner, til gaten. Denne negative ladningen vil tiltrekke ositive ladningsbærere, dvs. hull, fra substratet til overflaten av substratet rett under gaten. Halvledermaterialet rett under gaten vil da bli sterkere tye, dvs. større konsentrasjon eller overskudd å ositive majoritetsladningsbærere. Dette kalles akkumulasjon og er vist i Fig. 8. Hvis vi derimot biaserer slik at 0 <V g <V t (svak ositiv biasering) vil vi tilføre ositive ladning, dvs. hull, til gaten. Den ositive ladningen vil tiltrekke negative ladningsbærere fra substratet til toen av substratet rett under gaten som vist ifig. 9. Vifår da et sjikt rett under gaten som vil ha likt antall ositive og negative ladningsbærere. Et slikt materiale tilsvarer intrinsikk, eller udoet, silisium og markeres som et hvitt område i figuren. Dette kalles delesjon. I delesjonssonen er det ikke en overvekt av en tye ladningsbærere, dette er det Fig. 10. Sterkt ositivt biasert MOS struktur i substrat. (FIG.c) Dersom vi øker den ositive biaseringen slik at V g >V t (sterk ositiv biasering) vil vi tilføre en enda større ositiv ladning til gaten som vil trekke enda flere elektroner til rett under gaten. Vi får da et sjikt med overskudd av elektroner som er markert som et grønt område i Fig.10. Dette sjiktet kalles inversjon, og mellom inversjon og resten av substratet vil det dannes en delesjonssone som i raksis ikke vil inneholde frie ladningsbærere. Vi kaller det inverterte området under gaten for kanal. A. Mål Etablere en enkel forståelse av det fysikalske grunnlaget for akkumulasjon, delesjon og inversjon. B. Notater
4 V. Enkel beskrivelse av MOS transistor (Kaittel.1 side 68 71) Vgs = 0 s n n g Vgd d Det vil ikke gå strøm mellom drain og source fordi det ikke er senningsforskjell mellom drain og source (V ds V d V s =0), I ds =0. Når V ds = 0 vil det ikke være et elektrisk felt mellom drain og source slik at det ikke er elektrontransort fra source til drain. Det går da ingen strøm mellom drain og source. Vgs > Vt s n n g d Vgs > Vgd > Vt 0 < Vds < Vgs Vt Ids Fig. 11. Ubiasert nmos transistor. Transistoren vil være slått av fordi gate til source senningen V gs V g V s =0. Det vil ikke gå strøm mellom drain og source. I ds =0. (FIG.3a) En ubiasert nmos transistor er vist i Fig. 11. Transistoren vil være slått av fordi gate til source senningen V gs V g V s = 0. Det vil ikke gå strøm mellom drain og source. I ds =0. Vgs > Vt s n n g Vgd = Vgs Vds = 0 d Fig. 13. Biasert nmos transistor. Transistoren vil være slått å fordi gate til source senningen V gs > V t. Det vil gå strøm mellom drain og source fordi det er senningsforskjell mellom drain og source (V ds > 0). I ds > 0. (FIG.3c) En biasert NMOS transistor er vist i Fig. 13. Transistoren vil være slått å fordi gate til source senningen V gs >V t. Vi ser at det inverterte sjiktet strekker seg helt fra source til drain, og dermed sier vi at transistoren oererer i det lineære området. I dette tilfellet har vi at 0 <V ds <V gs V t. Vgs > Vt s n n g d Vgd < Vt Vds > Vgs Vt Ids Fig. 1. Biasert nmos transistor. Transistoren vil være slått å fordi gate til source senningen V gs V g V s >V t. Det vil ikke gå strøm mellom drain og source fordi det ikke er senningsforskjell mellom drain og source (V ds V d V s =0). I ds =0. (FIG.3b) En biasert nmos transitor er vist i Fig. 1. Transistoren vil være slått å fordi gate til source senningen V gs V g V s >V t. Vi ser at det inverterte sjiktet strekker seg helt fra source til drain, og dermed sier vi at transistoren oererer i det lineære området. En forutsetning for å danne kanal å source siden av transistoren er at V gs > V t. (1) Forutsetningen for at det skal dannes kanal å drain siden, dvs. at kanalen strekker seg fra source til drain og at transistoren dermed oererer i det lineære området er at V gd > V t V g V d > V t V g V d V s > V t V s Fig. 14. Biasert nmos transistor. Transistoren vil være slått å fordi gate til source senningen V gs > V t. Det vil gå strøm mellom drain og source fordi det er senningsforskjell mellom drain og source (V ds >V gs V t). I ds > 0. (FIG.3d) Den biaserte transistoren som er vist i Fig. 14 har så stor drain til source senning V ds at forutsetningen for at det skal dannes kanal å drain siden ikke er ofylt. Det vil derfor ikke være kanal å drain siden, men det vil alikevel gå enstrøm mellom drain og source fordi det elektriske feltet mellom drain og source er sterkt. Vi sier at transistoren oererer i metning og I ds > 0. A. Mål Etablere en enkel forståelse det fysikalske grunnlaget for MOS transistor i av (cutoff), lineært område og metning. V g V s (V d V s) > V t V gs V ds > V t V ds < V gs V t. ()
5 VI. Enkel MOS transistor modell (Kaittel. side 71 75) Gate SiO * Forutsetter en enkel forståelse av kaasitans (FYS110), ladning (FYS110) og elektrisk felt (FYS110). Målet er åforstå enkle modeller for strøm i en MOS transistor. Vi skal modellere transistoren i områdene av (cutoff), lineært område og metning. Det forutsettes at transistorene er lengre enn 1μm. For kortere transistorer må modellene utvides. A. Utvikling av enkel strømmodell for nmos transistor Som nevnt kan vi se transistoren som bryter, der transistoren er AV eller PÅ avhengig av gate til source senning. Når transistoren er AV vil det ikke kunne gå strøm, mellom drain og source fordi det ikke er etablert en kanal ved inversjon mellom drain og source rett under gaten. En transistor som er PÅ vil kunne oerere i to forskjellige modi avhengig av terminalsenninger V d og V s, eller mer konkret senningsforskjellen mellom disse terminalene V ds. Transistorens oerasjonsområder kan beskrives som 1. AV, eller cutoff. V gs <V t, som betyr at gate source senningen ikke er tilstrekkelig til at det blir dannet en kanal. Det vil kke gå strøm mellom drain og source, I ds =0.. PÅ, lineær. V gs >V t og 0 <V ds <V gs V t,sombetyrat det er dannet kanal og at kanalen strekker seg helt fra source til drain. Transistoren er lineær i dette oerasjonsområdet, dette indikerer at strømmen kan modelles som en lineær funksjon av V ds og V gs. 3. PÅ, metning. V gs >V t og V ds >V gs V t,sombetyrat det er dannet kanal, men at det ikke er tilstrekkelig gate drain senning V gd til å danne kanal å drain siden av transistoren, som betyr at kanalen ikke strekker seg helt fra source til drain. Transistoren er i metning i dette oerasjonsområdet, som indikerer at strømmen har gått i metning og ikke vil åvirkes av V ds. Transistorstrømmen vil i større grad åvirkes av V gs enn for lineær oerasjon fordi en økning i gate senning og dermed V gs og V gd vil åvirke kanalen både å source og drain siden. A.1 Førsteordens modell En såkalt førsteordens modell for transistoren kalles ideel Shockley modell. Vi skal utvikle enkle modeller for transistorstrøm I ds som funksjon av transistorens terminalsenninger V gs og V ds, en slik modell kan brukes til å lage en såkalt IV karakteristikk. Som vist i Fig. 15 er det et isolerende lag av silisiumdioksid SiO mellom gate og substrat eller kanal. Dette isolerende laget skal forhindre at det går strøm mellom gate og kanal og vil reresentere en kaasitans C g. Ladning å hversideavkondensatoren (kaasitans) er gitt av Q = CV, (3) der C er kaasitansen og V er senningen over kaasitansen. A. Lineært område Dersom det er etablert en kanal mellom source og drain (V gs >V t) kan vi beregne gjennomsnittelig senning V gc over gate kaasitansen C g V gc = V g (V d V s) = V gs V ds V s (4) Source Vs n kanal n n Vg Vgs Cg Vgd Vds Vd Drain Fig. 15. Tverrsnitt av nmos transistor med gate kaasitans C g.(fig.5) tox Drain n n n L SiO Fig. 16. Tverrsnitt av nmos transistor med transistorstørrelse bredde W og lengde L. (FIG1.6) Gate kaasitansen C g er avhengig av gate arealet, dvs. arealet å transistorens kanal, tykkelsen å det isolerende laget t ox og ermitiviteten til det isolerende laget (SiO ) ɛ ox: W C g = ɛ ox WL t ox = C oxwl, (5) der W og L er bredde og lengde å transistoren som vist i Fig. 16 og C ox ɛ ox/t ox. Silisumdioksid har en ermitivitet ɛ ox =3.9ɛ 0 der ɛ 0 = F/cm er ermitivitet i vakum. Det vil ostå et elektrisk felt mellom drain og source der feltstyrken er avhengig av senningeforskjellen mellom drain og source (V ds ). Ladningsbærere i kanalen vil ha en gjennomsnittelig hastighet som er roorsjonal med det elektriske feltet: ν = μe, (6) der μ er mobilteten til ladningsbærere. Det elektriske feltet er som tidligere nevnt avhengig av senningen over feltet V ds og transistorens lengde, dvs. avstanden mellom drain og source: E = V ds L. (7) Tiden det tar for en ladningsbærer å krysse kanalen er gitt av kanalens lengde og ladningsbærernes hastighet:
6 τ = L ν. (8) Vi har nå at strømmen mellom drain og source kan uttrykkes son den totale mengden ladning i kanalen dividert å tidensom behøves for å krysse kanalen: der I ds = Q kanal L ν W = μc ox L ( = β ( V gs V t V ds V gs V t V ds ) V ds ) V ds, (9) β = μc ox W L. (10) Ligning 10 gjelder for en nmos transistor i det lineære området 1. Vi ser av modellen at strømmen er lineært avhengig av V ds. Dette tilsvarer en motstand og vi kaller det lineære områder også for det resistive (eller triode) området. En enkel elektrisk evivalent for MOS transistoren i det lineære eller resistive området er en motstand mellom drain og source, der motstandsverdien bestemmes av gate source senningen: der R gs = I ds = V ds R gs, (11) ( ( β V gs V t V )) 1 ds. (1) Det er vanlig å forenkle kanalmotstanden i nmos og MOS transistorer til modellene B. Notater R n = (β n (V gsn V tn)) 1 (13) R = (β (V sg V t )) 1 (14) B.1 Metning Dersom drain source senningen blir tilstrekkelig høy, dvs. overstiger V dsat = V gs Vt, vil transistoren være i metning og kanalen vil ikke strekke seg helt til drain. Vi erstatter V ds med V dsat og får: V gc = V gs V dsat ( ) Vgs V t = V gs = Vgs Vt. (15) Vi setter inn (V gs V t)/ forv gs V ds /ogv ds = V gs V t og får modell for strøm for en transistor i metning: I ds = β (Vgs Vt). (16) Dersom vi setter inn V ds = V gs V t i modellene for lineært område og metning bør vi få lik strøm: ( β n V gs V t V ) ds V ds = β (Vgs Vt) ( V gs V t (Vgs Vt) ) (V gs V t) = (Vgs Vt) (V gs V t) (Vgs Vt) =, (17) som viser at modellen er kontinuerlig ved metningsunktet. Vi kan osummere førsteordene modell for nmos transistoren: AV I ds =0, V gs <V t LINEÆR I ds = β ( ) V gs V t V ds Vds, V gs >V t, V ds <V dsat METNING I ds = β (Vgs Vt), V gs >V t, V ds >V dsat. (18) En enkel elektrisk modell eller ekvivalent for transistoren i metning er en strømkilde. C. Notater 1 Mange lærebøker oerere med en litt anderledes modell I ds = β n(v gs V t V ds /)V ds.
7 D. Strømmodell for MOS transistor Vi har definert ostiv strømretning for nmos transistoren fra drain til source, dvs. I dsn I ds. For MOS transistoren blir ositiv strømretning fra source til drain, dvs. I sd I ds.for MOS transistoren vil strømmen øke når vi reduserer gatesenningen (i fohold til source, tyisk V DD). Vi kan da erstatte V gs i modell for nmos transistor med V sg og V ds med V sd. Terskelsenningen å en MOS transistor forholder seg til V gs (gate source senning for MOS transistor som jo alltid er 0 eller negativ). Vi erstatter derfor V t i modellen med V t, dvs. vi ser å absoluttverdien for terskelsenningen for MOS transistoren. Terskelsenningen for MOS transistorer er negativ. Vi kan velge å vise IV karakteristikk, dvs. strøm som funksjon av senning for en MOS transistor som I sd som funksjon av V sd,detteviltilsvarev DD V ds. Vi får da følgende modell for MOS transistor strøm: AV I sd =0, V sg < V t Fig. 17. Strømkarakteristikk for nmos transistor som funksjon av LINEÆR V ) dsn. I sd = β (V sg V t V sd V sd, V sg > V t, V sd <V dsat METNING I sd = β (Vsg Vt ), V sg > V t, V sd >V dsat.(19) E. Mål Forstå det fysikalske grunnlaget for utvikling av enkle førsteordens transistormodeller. F. Notater G. IV karakteristikker Idsn (A) Idsn (A) x x 10 3 Vdsn (V) Vgsn = 3.3V Vgsn =.64V Vgsn = 1.98V Vgsn = 1.3V Vdsn = 3.3V Vdsn =.64V Vdsn= 1.98V Vdsn = 1.3V Vgsn (V) Fig. 18. Strømkarakteristikk for nmos transistor som funksjon av V gsn. IFig. 17og18erIVkarakteristikkerforennMOStransistor som funksjon av henholdsvis V dsn og V gsn vist. IFig. 19og0erIVkarakteristikkerforenMOStransistor som funksjon av henholdsvis V sd og V sg vist. H. Mål Forstå og kunne modellere transistorenes IV karakteristikk med enkle førsteordens transistormodeller. References [1] Neil H.E. Harris og David Harris CMOS VLSI DESIGN, A circuit and system ersective, tredje utgave 005, ISBN: , Addison Wesley,
8 Isd (A) 3 x Vsg = 3.3V Vsg =.64V Vsg = 1.98V 0.5 Vsg = 1.3V Vsd (V) Fig. 19. Strømkarakteristikk for MOS transistor som funksjon av V sd. 3 x 104 Vsd = 3.3V Isd (A) Vsd =.64V Vsd= 1.98V Vsd = 1.3V Vsg (V) Fig. 0. Strømkarakteristikk for MOS transistor som funksjon av V sg.
GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og
Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring
DetaljerGJ ennomgang av CMOS prosess, tversnitt av nmos- og
Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tversnitt av nmos og MOS og tverrsnitt av CMOS inverter. Enkel forklaring å begreer
DetaljerIN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39
IN 4 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 5/9-00 uke 39 ) Skisser en standard CMOS inverter. Anta ßnßp. Tegn opp noen drain-source karakteristikker for begge transistorene. Bytt ut Vds og
DetaljerCMOS inverter DC karakteristikker og hvordan transistorstørrelser
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold Vi ser på CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken.
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS INVERTER DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon
DetaljerForelesning 8. CMOS teknologi
Forelesning 8 CMOS teknologi Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder Designeksempler (Cadence) 2 Halvledere (semiconductors) 3 I vanlig
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CM OS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristiken. Definsisjon
DetaljerLøsningsforslag DEL1 og 2 INF3400/4400
Løsningsforslag L1 og 2 INF3400/4400 NGVR RG I. Oppgaver. Oppgave 1.3 Tegn en MOS 4-inngangs NOR port på transistor nivå..1 Løsningsforslag 0 0 1 0 1 0 11 0 1 0 0 Fig. 2. NOR port med fire innganger. Fig.
DetaljerIN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36
IN 41 VLI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 1) Beregn forsterknings faktoren ß for en nmofet fabrikkert i en prosess med: µ = 600cm/V s (Elektronmobilitet for n-dopet materiale) ε = 5
DetaljerObligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad
Obligatorisk oppgave i INF44 for Jan Erik Ramstad Jan Erik Ramstad Institutt for Informatikk Universitetet i Oslo janera@fys.uio.no 5. februar 6.5 DC karakteristikk for en inverter.5 Vut (V).5 4 Bakgrunn
DetaljerFys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer
Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer 1 Eksamensdatoer: 11. OG 12. DESEMBER Repetisjon Felteffekttransistoren 3 forskjellige typer: - Junction FET - MESFET - MOSFET JFET MESFET
DetaljerLøsningsforslag DEL1 og 2 INF3400/4400
Løsningsforslag L og 2 INF3400/4400 NGVR RG. Oppgave.3 I. Oppgaver Tegn en MOS 4-inngangs NOR port på transistor nivå.. Løsningsforslag 0 0 0 0 0 0 0 Fig. 2. NOR port med fire innganger. Fig.. To-inngangs
DetaljerDel 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler
Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold Enkle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.
DetaljerUNIVERSITETET I OSLO
UIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: Oppgavesettet er på 7 sider. Vedlegg: Tillatte hjelpemidler: Løsningsforslag Digital mikroelektronikk Ingen Alle trykte
DetaljerOppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen.
Eksamen Vår 2006 INF400 INF400 Eksamen vår 2006 0.06. /9 Oppgave a Gitt funksjonen Y (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. INF400 Eksamen vår
DetaljerPENSUM INF spring 2013
PENSUM INF3400 - spring 2013 Contents 1 Kjede med porter 2 1.1 Logisk effort for portene....................................... 2 1.2 Kritisk signalvei........................................... 2 1.3
DetaljerForelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer
Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Dagens temaer er hentet fra
DetaljerEN kle modeller for MOS transistor kapasitanser gjennomgås,
Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.
DetaljerFormelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG
1 Formelsamling INF3400 Våren 014 Del 1 til 8 YNGVAR BERG I. MOS TRANSISTORER, TABELLENE I - X Formelsamlingen inneholder de mest aktuelle konstanter Tabell II, prosessparametre Tabell III og elektriske
DetaljerFys2210 Halvlederkomponenter. Forelesning 9 Kapittel 6 - Felteffekttransistoren
Fys2210 Halvlederkomponenter Forelesning 9 Kapittel 6 - Felteffekttransistoren Repetisjon Unipolar Kapittel 6 Felt-effekt transistorer JFET Partikkelfluks S D (alltid) V G styrer ledningskanalen mellom
DetaljerLab 1 i INF3410. Prelab: Gruppe 5
Lab 1 i INF3410 Prelab: a) EKV modellen ble modellert i Matlab, der EKV.m er brukes til å lage en funksjon av drainsource strømmen. Reverse bias strøm trekkes i fra forward bias strøm, noe som danner grunnlaget
DetaljerEN kle modeller for MOS transistor kapasitanser gjennomgås,
Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffudjonskapasitanser.
DetaljerINF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS
INF34 Del Teori og oppgaver Grunnleggende Digial CMOS INF34 Grunnleggende digial CMOS Transisor som bryer CMOS sår for Complemenary Meal On Semiconducor. I CMOS eknologi er de o komplemenære ransisorer,
DetaljerForelesning nr.10 INF 1411 Elektroniske systemer
Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer 1 Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Feedback-oscillatorer Dagens
DetaljerMot 6: Støy i felteffekttransistorer
/ Mot 6: Støy i felteffekttransistorer To typer av felteffekttransistorer: MOSFET: Kapasitiv kontroll av kanal JFET: Variasjon av bredden på en reversforspent diode hvor deplesjonssonen besteer bredden
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG
INF/ Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 6 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Gjennomføring Teori, eksempler og oppgaver knyttet til DEL 8 (og DEL blir gjennomgått
DetaljerTips og triks til INF3400
Tips og triks til INF3400 Joakim S. Hovlandsvåg 11. desember 2008 1 Opp- og nedtrekk - kap1 Ved inverterte formlar gjeld følgande: i nedtrekk blir ei seriekobling, opptrekk får parallellkobling
DetaljerTI dsforsinkelse i kjeder med logiske porter. Beregning av
el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold TI dsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære
DetaljerKONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.
el 11: Latcher og vipper 1 NGVAR BERG I. Innhold KONVENSJONELLE latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser og klokkepulser blir diskutert. Lacher og vipper med, og able
DetaljerFys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer
Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer 1 Pensum 1 CRYSTAL PROPERTIES AND GROWTH OF SEMICONDUCTORS 2 ATOMS AND ELECTRONS 3 ENERGY BANDS AND CHARGE CARRIERS IN SEMICONDUCTORS 4 EXCESS
DetaljerFys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer
Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer MOSFET I en n-kanals MOSFET (enhancement-type) lager man en n-type kanal mellom Source og Drain ved å lage et inversjonslag i et p-type substrat
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14
INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 YNGVA BEG A. Forsinkelse i interkonnekt Gitt en 3mm lang og 0.4µm bred leder i metall 2 i en 180nm prosess med egenmotstand 0.04Ω/ og
DetaljerMO deller for tidsforsinkelse i logiske porter blir gjennomgått.
Del 5: Statisk digital CMOS NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell
DetaljerIN troduksjon til CMOS fabrikasjonsprosess. Stick diagrammer
Del 7: CMOS fabrikasjonsprosess og utleggsregler YNGVAR BERG I. Innhold IN troduksjon til CMOS fabrikasjonsprosess. Stick diagrammer og utlegg av inverter blir gjennomgått. CMOS prosesser og fremtilling
DetaljerFys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer
Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer 1 Repetisjon Kap. 5 Kontaktpotensial V 0 = kt q ln Deplesjonssone W = Diodeligningen N an d n i 2 2ε(V 0 V) N a + N d q N a N d I = I o e
DetaljerDel 5: Statisk digital CMOS
Del 5: Statisk digital CMOS NGVR ERG I. Innhold Modeller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell gjennomgått.
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF3400 Digital mikroelektronikk Eksamensdag: 10. juni 2011 Tid for eksamen: 9.00 13.00 Oppgavesettet er på 5 sider. Vedlegg:
DetaljerForelesning nr.9 INF 1411 Elektroniske systemer. Transistorer MOSFET Strømforsyning
Forelesning nr.9 INF 1411 Elektroniske systemer Transistorer MOSFET Strømforsyning Dagens temaer Radiorør Transistorer Moores lov Bipolare transistorer Felteffekttransistorer Digitale kretser: AND, OR
DetaljerLøsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon
Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon Øyvind Hagen Institutt for informatikk Universitetet i Oslo 23. oktober 2001 1 Innhold 1 Prelab 4 1.1 Implementasjon av Vittoz modellen.................
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007
INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 3 Våren 2007 YNGVA BEG I. Del 3 A. Eksamensoppgave 2005 Hvorfor trengs buffere (repeaters) for å drive signaler over en viss avstand? Hvilke metallag
DetaljerDel 9: Dynamisk CMOS
Del 9: Dynamisk CMOS NGVR ERG I. Innhold Dynamiske retser blir gjennomgått. Problemer med dynamiske kretser diskuteres. Domino logikk og dual-rail domino logikk blir presentert. Problemer med ladningsdeling
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 8
INF Digital Mikroelektronikk Løsningsforslag DEL 8 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Oppgaver. Oppgave. Finn strømlekkasje i svak inversjon i en inverter ved romtemperatur når inngangen
DetaljerINF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss
INF3400 Uke 14 13.05. 4.6 Wire Engineering 4.7 Design Margins INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal og lavt effektforbruk
DetaljerFys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer
Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer Repetisjon Kap. 5 Kontaktpotensial V 0 = kt q ln Deplesjonssone W = Diodeligningen N an d n i 2 2ε(V 0 V) N a + N d q N a N d I = I o e qv/kt
DetaljerRapport laboratorieøving 2 RC-krets. Thomas L Falch, Jørgen Faret Gruppe 225
Rapport laboratorieøving 2 RC-krets Thomas L Falch, Jørgen Faret Gruppe 225 Utført: 12. februar 2010, Levert: 26. april 2010 Rapport laboratorieøving 2 RC-krets Sammendrag En RC-krets er en seriekobling
DetaljerRev. Lindem 25.feb..2014
ev. Lindem 25.feb..2014 Transistorforsterkere - oppsummering Spenningsforsterker klasse Med avkoplet emitter og uten Forsterkeren inverterer signalet faseskift 180 o Transistoren er aktiv i hele signalperioden
DetaljerKonstruksjon av gode ledninger
4.6 Wire Engineering 4.7 Design Margins INF3400 Del 14 Øivind NæssN INF3400/4400 våren Design av ledere og design marginer 1/25 Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal
DetaljerMO deller for tidsforsinkelse i logiske porter blir gjennomgått.
Del 5: Statisk digital CMOS 1 NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell
DetaljerTransistorforsterker
Oppsummering Spenningsforsterker klasse Med avkoplet emitter og uten Forsterkeren inverterer signalet faseskift 180o Transistoren er aktiv i hele signalperioden i b B i c C g m I V C T i c v i r π B1 B2
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG
Side av 8 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG
Side av 8 NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen
DetaljerUNIVERSITETET I OSLO
UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: IN3400 igital mikroelektronikk ksamensdag: 1. juni 013 Tid for eksamen: 09.00 13.00 Oppgavesettet er på 6 sider. Vedlegg: Ingen Tillatte
DetaljerForelesning nr.4 INF 1410
Forelesning nr.4 INF 1410 Flere teknikker for kretsanalyse og -transformasjon 1 Oversikt dagens temaer inearitet Praktiske Ekvivalente Nortons Thévenins Norton- og superposisjonsprinsippet (virkelige)
DetaljerFys Halvlederkomponenter. Lasse Vines kontor: Kristen Nygårds hus, 3. etg.
Fys2210 - Halvlederkomponenter Lasse Vines lassevi@fys.uio.no kontor: Kristen Nygårds hus, 3. etg. Fys2210 NB: Forelesning Torsdag 30/8 (i øvingstimen) 3 timer forelesning og 3t øving til uke 41, deretter
DetaljerSolceller. Josefine Helene Selj
Solceller Josefine Helene Selj Silisium Solceller omdanner lys til strøm Bohrs atommodell Silisium er et grunnstoff med 14 protoner og 14 elektroner Elektronene går i bane rundt kjernen som består av protoner
DetaljerOversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap
Avansert CMOS INF3400 Del 15 Øivind NæssN INF3400 Del 15 18.05. 1/30 Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect -skalering 4.9.3 Teknologi roadmap 4.9.4 Design-påvirkninger 5.4.1
DetaljerINF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss
INF3400 Forel. #15 20.05. Avansert CMOS INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect Interconnect -skalering 4.9.3 Teknologi
DetaljerDel 11: Latcher og vipper
el 11: Latcher og vipper NGVAR BERG I. Innhold Konvsjonelle latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser blir diskutert. Lacher og vipper med, og able blir prestert. Latcher
DetaljerLABORATORIERAPPORT. Halvlederdioden AC-beregninger. Christian Egebakken
LABORATORIERAPPORT Halvlederdioden AC-beregninger AV Christian Egebakken Sammendrag I dette prosjektet har vi forklart den grunnleggende teorien bak dioden. Vi har undersøkt noen av bruksområdene til vanlige
DetaljerTFE4101 Krets- og Digitalteknikk Høst 2016
Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 5 Boolske funksjoner, algebraisk forenkling av
DetaljerHØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi
HØGSKOLEN SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 0.1.009 Varighet/eksamenstid: Emnekode: 5 timer EDT10T Emnenavn: Elektronikk 1 Klasse(r): EL Studiepoeng: 7,5 Faglærer(e): ngrid
DetaljerOnsdag 04.03.09 og fredag 06.03.09
Institutt for fysikk, NTNU TFY4155/FY1003: Elektrisitet og magnetisme Vår 2009, uke 10 Onsdag 04.03.09 og fredag 06.03.09 Ohms lov [FGT 26.3; YF 25.2,25.3; TM 25.2; AF 24.3, LHL 21.2, DJG 7.1.1] Må ha
DetaljerHALVLEDER-DIODER Karakteristikker Målinger og simuleringer
Kurs: FYS1210 Elektronikk med prosjektoppgaver Gruppe: Gruppe-dag: Oppgave: LABORATORIEØVELSE NR 3 Omhandler: HALVLEDER-DIODER Karakteristikker Målinger og simuleringer Revidert utgave, desember 2014 (T.
DetaljerTFY4104 Fysikk. Institutt for fysikk, NTNU. Høsten 2015. Øving 11. Veiledning: 9. - 13. november.
TFY0 Fysikk. Institutt for fysikk, NTNU. Høsten 05. Øving. Veiledning: 9. -. november. Opplysninger: Noe av dette kan du få bruk for: /πε 0 = 9 0 9 Nm /, e =.6 0 9, m e = 9. 0 kg, m p =.67 0 7 kg, g =
DetaljerINF 5460 Elektrisk støy beregning og mottiltak
INF 5460 Elektrisk støy beregning og mottiltak Obligatorisk oppgave nummer 3. Frist for levering: 30 April (kl 23:59). Vurderingsform: Godkjent/Ikke godkjent. Oppgavene leveres på individuell basis. Oppgavene
DetaljerHØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi
HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 14.12.2010 Varighet/eksamenstid: Emnekode: 4 timer EDT210T-A Emnenavn: Elektronikk 1 Klasse(r): 2EL Studiepoeng: 7,5 Faglærer(e):
DetaljerForelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer
Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Dagens temaer er hentet fra
DetaljerForelesning nr.8 INF 1411 Elektroniske systemer. Dioder
Forelesning nr.8 INF 1411 Elektroniske systemer Dioder Dagens temaer Dioder Halvlederfysikk Ulike typer halvledere og ladningsbærere Diodekarakteristikker Likerettere og strømforsyninger Spesialdioder
DetaljerZ L Z o Z L Z Z nl + 1 = = =
SMITHDIAGRAM Bilineær transformasjon fra Zplanet (impedans) til Γplanet (refleksjonsfaktor) Γ Z L Z o Z L Z 0 1 Z L Z 0 Z L Z 0 1 Z nl 1 Z nl 1 Zplanet Im Γplanet Im Re Re AO 00V 1 SMITHDIAGRAM Γplanet
DetaljerEKSAMENSOPPGAVE. Eksamen i: FYS- 1002 Elektromagnetisme Fredag 31. august 2012 Kl 09:00 13:00 adm. Bygget, rom B154
side 1 av 6 sider FAKULTET FOR NATURVITENSKAP OG TEKNOLOGI EKSAMENSOPPGAVE Eksamen i: FYS- 1002 Elektromagnetisme Dato: Tid: Sted: Fredag 31. august 2012 Kl 09:00 13:00 adm. Bygget, rom B154 Tillatte hjelpemidler:
DetaljerFysikk og teknologi Elektronikk FYS ) Det betyr kjennskap til Ohms lov : U = R I og P = U I
Fysikk og teknologi Elektronikk FYS 1210 Skal vi forstå moderne elektronikk - må vi først beherske elementær lineær kretsteknikk - og litt om passive komponenter - motstander, kondensatorer og spoler 1
DetaljerFysikk og teknologi - Elektronikk Mål for opplæringen er at eleven skal kunne
14. Jan 06 Den nye læreplanen i fysikk Fysikk og teknologi - Elektronikk Mål for opplæringen er at eleven skal kunne 1. gjøre rede for forskjellen mellom ledere, halvledere og isolatorer ut fra dagens
DetaljerOppfinnelsens område. Bakgrunn for oppfinnelsen
1 Oppfinnelsens område Oppfinnelsen vedrører smelting av metall i en metallsmelteovn for støping. Oppfinnelsen er nyttig ved smelting av flere metaller og er særlig nyttig ved smelting av aluminium. Bakgrunn
DetaljerNiels Henrik Abels matematikkonkurranse 2013 2014. Løsninger
Niels Henrik Abels matematikkonkurranse 0 04. Løsninger Første runde 7. november 0 Oppgave. Siden er et primtall, vil bare potenser av gå opp i 0. Altså,,,,..., 0 i alt tall........................................
DetaljerTR ansistormodellen utvides med en modell for strøm i
el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekasjemodeller
DetaljerElektronikk med prosjektoppgaver FYS 1210
Elektronikk med prosjektoppgaver FYS 1210 Lindem 29 jan. 2008 Komponentlære Kretselektronikk Elektriske ledere/ halvledere Doping Dioder - lysdioder Bipolare transistorer Unipolare komponenter FET, MOS,
DetaljerINF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007
INF34/44 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 27 YNGVAR BERG Del 15: Avansert CMOS I. DEL 15 II. Oppgaver A. Hvordan er fremtiden for CMOS? A.1 Løsningsforslag Teori Det har i
DetaljerUF600 UF600. Luftport for bruk med utblåsingåpning under gulvet i store industriporter/dører. For dører opptil (H x B): 6 x 12 m
UF00 Luftport for bruk med utblåsingåpning under gulvet i store industriporter/dører For dører opptil (H x B): x m Vertikal montering Bruksområde UF00 skaper en svært effektiv luftsperre når luft med høy
DetaljerFYS1210. Repetisjon 2 11/05/2015. Bipolar Junction Transistor (BJT)
FYS1210 Repetisjon 2 11/05/2015 Bipolar Junction Transistor (BJT) Sentralt: Forsterkning Forsterkning er et forhold mellom inngang og utgang. 1. Spenningsforsterkning: 2. Strømforsterkning: 3. Effektforsterkning
DetaljerForslag til løsning på eksamen FYS1210 høsten 2005
Forslag til løsning på eksamen FYS1210 høsten 2005 Oppgave 1 Figur 1 viser et nettverk tilkoplet basen på en bipolar transistor. (For 1a og 1b se læreboka side 199) 1 a ) Tegn opp Thevenin-ekvivalenten
DetaljerTMA4100 Matematikk 1, 4. august 2014 Side 1 av 12. x 2 3x +2. x 2
TMA4 Matematikk, 4. august 24 Side av 2 Oppgave Den rasjonale funksjonen p er definert som p(x) x2 3x +2 3x 2 5x +2. Finn de tre grenseverdiene lim xæ p(x), lim xæ p(x) og lim xæœ p(x). Løsning: x 2 3x
DetaljerOppgave 1 (30%) a) De to nettverkene gitt nedenfor skal forenkles. Betrakt hvert av nettverkene inn på klemmene:
3. juni 2010 Side 2 av 16 Oppgave 1 (30%) a) De to nettverkene gitt nedenfor skal forenkles. Betrakt hvert av nettverkene inn på klemmene: Reduser motstandsnettverket til én enkelt resistans og angi størrelsen
DetaljerHalvledere. Vg1 Vg3 Antall elever: Maksimum 15 Varighet: 90 minutter. Passer for:
Halvledere Lærerveiledning Passer for: Vg1 Vg3 Antall elever: Maksimum 15 Varighet: 90 minutter Halvledere er et skoleprogram hvor elevene får en innføring i halvlederelektronikk. Elevene får bygge en
DetaljerForelesning nr.8 IN 1080 Elektroniske systemer. Dioder og felteffekt-transistorer
Forelesning nr.8 IN 1080 Elektroniske systemer Dioder og felteffekt-transistorer Dagens temaer Impedanstilpasning Dioder Likerettere og strømforsyninger Spesialdioder Dagens temaer er hentet fra kapittel
DetaljerDel 6: Tidsforsinkelse i logiske kjeder
el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold Tidsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære
Detaljer+ - 2.1 ELEKTRISK STRØM 2.1 ELEKTRISK STRØM ATOMER
1 2.1 ELEKTRISK STRØM ATOMER Molekyler er den minste delen av et stoff som har alt som kjennetegner det enkelte stoffet. Vannmolekylet H 2 O består av 2 hydrogenatomer og et oksygenatom. Deles molekylet,
DetaljerSpørsmål og svar til Konkurransegrunnlag
Rammeavtale reklamebyråtjenester Keno og Nabolaget Saksnr.: HANDL-040-13 Spørsmål og svar til Konkurransegrunnlag # 3, utsendt 12.08.2013 1. Introduksjon 1.1 Formål Formålet med dette dokumentet er å gi
DetaljerFasit oppdatert 10/9-03. Se opp for skrivefeil. Denne fasiten er ny!
Fasit odatert 10/9-03 Se o for skrivefeil. Denne fasiten er ny! aittel 1 1 a, b 4, c 4, d 4, e 3, f 1, g 4, h 7 a 10,63, b 0,84, c,35. 10-3 aittel 1 Atomnummer gir antall rotoner, mens masse tall gir summen
DetaljerNORGES TEKNISK-NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR MATERIALTEKNOLOGI EKSAMEN I EMNE TMT4175 MATERIALTEKNOLOGI 2
NORGES TEKNISK-NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR MATERIALTEKNOLOGI Side 1 av 8 Faglig kontakt under eksamen: Øystein Grong/Knut Marthinsen Tlf.: 94896/93473 EKSAMEN I EMNE TMT4175 MATERIALTEKNOLOGI
DetaljerFYS1210 Løsningsforslag Eksamen V2017
FYS1210 Løsningsforslag Eksamen V2017 Oppgave 1 1 a. Doping er en prosess hvor vi forurenser rent (intrinsic) halvleder material ved å tilsette trivalente (grunnstoff med 3 elektroner i valensbåndet) og
DetaljerDel 15: Avansert CMOS YNGVAR BERG
Del 15: Avansert CMOS YNGVAR BERG I. Innhold Alle henvisninger til figurer er relevant for Weste & Harris [1]. 1. Innhold. 2. Skalering. Kapittel 4.9 side 245-246. 3. Transistorskalering. Kapittel 4.9.1
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Side 1 Det matematisk-naturvitenskapelige fakultet Kontinuasjonseksamen i: FYS 1000 Eksamensdag: 16. august 2012 Tid for eksamen: 09.00 13.00, 4 timer Oppgavesettet er på 5 sider inkludert
DetaljerFys2210 Halvlederkomponenter. Forelesning 6 Kapittel 5 - Overganger
Fys2210 Halvlederkomponenter Forelesning 6 Kapittel 5 - Overganger Repetisjon: Vp E Cp E Fp E Vp Particle flow Equilibrium (V = 0) Current Forward bias (V = V f ) E E E Vn (V 0 -V f ) V 0 W = qv 0 (1)
DetaljerUNIVERSITETET I TRONDHEIM NORGES TEKNISKE HØGSKOLE INSTITUTT FOR PETROLEUMSTEKNOLOGI 00 ANVENDT GEOFYSIKK
UNIVERSITETET I TRONDHEIM NORGES TEKNISKE HØGSKOLE INSTITUTT FOR PETROLEUMSTEKNOLOGI 00 ANVENDT GEOFYSIKK RAPPORTNUMMER 86.M.08 TI LOJENGELIGHET 7034 TRONDHEIM NTH 11 E: (07) 59 49 2 RAPPORTENS TITTEL
DetaljerTFE4101 Vår 2016. Løsningsforslag Øving 3. 1 Teorispørsmål. (20 poeng)
TFE411 Vår 216 Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekommunikasjon Løsningsforslag Øving 3 1 Teorispørsmål. (2 poeng) a) Beskriv følgende med egne ord: Nodespenningsmetoden.
DetaljerTR ansistormodellen utvides med en modell for strøm i svak
el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekkasjemodeller
DetaljerEksamen i TMT 4185 Materialteknologi Tirsdag 12. desember 2006 Tid:
Side 1 av 9 Løsningsforslag Eksamen i TMT 4185 Materialteknologi Tirsdag 12. desember 2006 Tid: 09 00-13 00 Oppgave 1 i) Utherdbare aluminiumslegeringer kan herdes ved utskillingsherding (eng.: age hardening
DetaljerUNIVERSITETET I OSLO.
UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FY-IN 204 / FY108 Eksamensdag : 16 juni 2003 Tid for eksamen : Kl.0900-1500 Oppgavesettet er på 5 sider. Vedlegg : Logaritmepapir
DetaljerLaboratorieoppgave 2: Solcelle som produsent av elektrisk effekt til en belastning.
NTNU i Gjøvik Elektro Laboratorieoppgave 2: Solcelle som produsent av elektrisk effekt til en belastning. Hensikt med oppgaven: Å måle elektrisk effekt produsert fra solcelle med ulik innstråling av lys.
Detaljer