Obligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad

Transkript

1 Obligatorisk oppgave i INF44 for Jan Erik Ramstad Jan Erik Ramstad Institutt for Informatikk Universitetet i Oslo janera@fys.uio.no 5. februar 6.5 DC karakteristikk for en inverter.5 Vut (V).5 4 Bakgrunn Figur : Inverter skjematikk I oppgave I skal inverter DC karakteristikk modelleres ved hjelp av enkle transistormodeller. En inverter er vist skjematisk i figur. Inverterens fem operasjonspunkter blir beskrevet, samt forsterkning utregnet. Oppgave II består av å modellere litt mer komplisert transistormodell ved å ta hensyn til kanallengdemodulasjon (kanal forkortning). Siste del er oppgave III som består av arbeid i Cadence. Her skal de samme transistorstørrelsene benyttes og en inverter simulering skal foretas. Det finnes også andre inverter former som skal simuleres:. Inverter med lastmotstand. Inverter med konstant laststrøm. Pseudo nmos inverter DC karakteristikk, strømkarakteristikk og støymarginer er aktuelle temaer i oppgave III. Det skal nevnes at inverter som modelleres og simuleres i µ alle oppgaver har et.5µ bredde/lengde forhold til nmos transistorene. Dette tilsvarer at pmos er nøyaktig.857 ganger større enn nmos transistor. Dette blir gjort for å veie opp i forskjellen i mobilitet i nmos som har 7 V cm s mot pmos som har 6 V cm s. Ved å gjøre dette vil det være like lett å trekke strøm i opptrekk til Y, som å trekke Y mot GND. Figur viser enkel skjematikk av en inverter. Inverter DC karakteristikk teori er hentet fra [] Beskrivelse av enkel transistor modell beskrevet i [] Vinn (V) Figur : DC karakteristikk for en inverter Oppgave I..a) Ligninger i denne simuleringen er gyldig fordi V tn = V tp og β n = β p. På grunnlag av at disse konstantene er tilnærmet like hverandre kan en rekke forenklinger benyttes for å få et enkelt uttrykk for V ut. Figur viser DC karakteristikken til inverteren der 5 forskjellige områder er markert. Disse forskjellige områdene er beskrevet slik:. pmos transistoren er PÅ og nmos er AV. pmos er i lineært område fordi V ut > V inn V tp. Det betyr at all strøm går fra V dd rett til utgang Y. V ut = V dd (). pmos transistor PÅ og er fremdeles i lineært område fordi V ut > V inn Vt p fremdeles er gyldig. nmos er skrudd PÅ fordi V inn > V tn. Dette vil medføre at nmos begynner å konkurrere mot pmos transistoren i å trekke strøm. Det vil altså gå en strøm fra V dd ned mot GND, men pmos transistoren vil være sterkere enn nmos transistoren slik at Y trekkes mer høy enn lav. V ut = V inn + V t + (V dd V inn )(V dd V t ) ()

2 . nmos og pmos transistor er nøyaktig like sterke til å trekke strøm, noe som gjør at utgang må trekkes til halve V dd. I dette punkt er begge transistorene i metning, noe som gir stor forsterkning i dette området..5 Forsterkning til en inverter V ut = V dd ().5 nmos litt svakere her 4. pmos transistor fremdeles PÅ og i metning. nmos er PÅ og har gått over til lineært område fordi V ut > V inn V tn. Nå begynner pmos transistoren å trekke mindre strøm fra opptrekk til utgang Y, og nmos vil i dette punktet være sterkere og trekke utgang Y nærmere GND. V ut = V inn V t (V inn V dd )(V dd V t ) (4) 5. pmos er nå skrudd av fordi V ut < V inn Vt p. nmos er fremdeles i lineært område og vil være skrudd helt på, noe som trekker utgang Y mot GND. V ut = (5) Ligning -5 ble brukt for å beskrive figur på forrige side. Ved å benytte ligningene, samt kriterier for transistorer AV, PÅ-lineær og PÅ-metning for hhv. nmos og pmos kan inverteren enkelt simuleres i Matlab. Det er gjort en rekke forenklinger som er beskrevet i kapittel 5 på side 6...b) Forsterkningen til en inverter er vist i figur. Forsterkningen finnes ved å derivere ligning eller 4 med hensyn på V inn. Nedenfor er en utledning av forsterkningen ved bruk av ligning (4): V ut = V inn V t (V inn V dd )(V dd V t ) dv ut = + ( (Vinn V dv inn dd )(V dd V tp ) ) V dd ( = V dd (Vinn V dd )(V dd V tp ) ) ) = Vdd (V dd V inn 4V inn V tp Vdd + V ddv tp Ligning ovenfor resulterer i ligning 6 som er vist nedenfor: V inn = + V4 dd V dd V t Vdd 4V dd V (6) t Det viser seg at det å derivere ligning () vil lede til samme ligning som ligning (6). Dette er fordi for å løse ut V inn så må en opphøye i andre, noe som gjør at negative tegn blir borte. Forsterkningen er som forventet midt i det bratteste partiet til DC karakteristikken. Det nøyaktige deriverte tallet er.67. dv Ved å sette denne verdien inn i ut dv inn formelen blir resultatet.87. Ved å se på figur kan forsterkning også regnes ut vha å se på hvor ringen er lineær = 9.44 er et røft estimat ut i fra grafen, og er ikke så langt unna den utregnede forsterkningen. Fordi β p er bitte litte granne større enn β n så vil pmos være bitte litt sterkere, noe som kan sees på kurven. På grunnlag av at pmos er litt sterkere vil vi ikke ha helt ideell inverterkarakteristikk med uelig forsterkning, noe som ikke er overraske at vi ikke får...) Inngangsterskelen til inverteren er gitt V inv = V inn = V ut, altså det punktet der inngang og utgangsspenning er like. For en inverter med matchet β, så vil dette punktet være i midten i grafen. Vut (V).5.5 Forsterkning ved Vinn=.67V Vinn (V) Figur : Forsterkning til en inverter Koden til oppgave I er vist nedenfor: % INF44 Oblig - Enkel inverter modellering. t_ox=4e-8; u_n=7; u_p=6; Epsilon_=8.85e-4; Epsilon_ox=.9*Epsilon_; C_ox=(Epsilon_ox/t_ox); Vt_n=.5; Vt_p=.5; W_L_n=(.5/.4); W_L_p=(./.4); Beta_n=u_n*C_ox*W_L_n; Beta_p=u_p*C_ox*W_L_p; Vds_n=[:.5:.]; Vsd_p=[:.5:.]; Vdd=.; Vinn=[:.5:.]; Vut=[:.5:.]; % Oppgave - DC karakteristikk for en inverter for i = ::67 if Vinn(i)<Vt_n Vut(i)=Vdd; if (Vt_n<=Vinn(i)<(Vdd/)) & (Vinn(i)>=Vt_n) Vut(i)=Vinn(i)+Vt_n+sqrt((Vdd-.*Vinn(i)).*(Vdd-*Vt_p)); if ((Vdd/)<Vinn(i)) Vut(i)=Vinn(i)-Vt_n-sqrt((.*Vinn(i)-Vdd).*(Vdd-*Vt_p)); if Vinn(i)>Vdd-Vt_p Vut(i)=; hold on title( DC karakteristikk for en inverter ) xlabel( Vinn (V) ) ylabel( Vut (V) ) plot(vinn,vut)

3 % Oppgave - Forsterkning til inverter Vinn_max=(+Vdd^4-*Vdd^*Vt_p)/(*Vdd^-4* Vdd^*Vt_p) 8.V.6V.V Ids som funksjon av Vds for forskjellige Vgs, nmos transistor % Oppgave II - Kanallengdemodulasjon Vgs_n=[..6.]; Vsg_p=[..6.]; Ids_n=[::66]; Isd_p=[::66]; Lambda_n=.; Lambda_p=.; % Oppgave - Ids(Vds) for nmos for j = :: for i = ::67 if Vds_n(i)<(Vgs_n(j)-Vt_n) Ids_n(i)=Beta_n.*(Vgs_n(j)-Vt_n -(Vds_n(i)/)).*Vds_n(i)* (+Lambda_n*Vds_n(i)); else Ids_n(i)=(Beta_n/)*(Vgs_n(j)- Vt_n)^*(+Lambda_n*Vds_n(i)); hold on; grid on title( Ids som funksjon av Vds for forskjellige Vgs, nmos transistor ) xlabel( Vds (V) ) ylabel( Ids (ua) ) plot(vds_n,ids_n) % Oppgave - Isd(Vsd) for pmos figure for j = :: for i = ::67 if Vsd_p(i)<(Vsg_p(j)-Vt_p) Isd_p(i)=Beta_p.*(Vsg_p(j)-Vt_p -(Vsd_p(i)/)).*Vsd_p(i)* (+Lambda_n*Vsd_p(i)); else Isd_p(i)=(Beta_p/)*(Vsg_p(j) -Vt_p)^*(+Lambda_n*Vsd_p(i)); hold on; grid on title( Isd som funksjon av Vsd for forskjellige Vsg, pmos transistor ) xlabel( Vsd (V) ) ylabel( Isd (ua) ) plot(vsd_p,isd_p) Ids (µa) Lineær til metning overgang Vds (V) Oppgave II Figur 4: Kanalforkortning, nmos Oppgave II tar for seg kanallengde modulasjon. Etter det lineære området har vi kommet til metning. Det vil si at vi har nådd pinch-off, altså vil kanalen bare så vidt strekke seg til drain siden av transistoren. Hvis vi øker gate-source spenning ytterligere i dette metningsområdet, så vil kanalen bli kortere. Dette medfører at transistoren i metning ikke er helt som en ideell strømkilde. Kanalforkortningen vil oppføre seg som en motstand som gjør at strømmen vil øke litt for øke V gs. For å ta hensyn til kanalforkortning kan det legges til en ekstra faktor λ i ligning - fra []. λ vil være en empirisk verdi, og tas også med i ligning for lineært område for å få en kontinuerlig funksjon. Strømkarakteristikk for en nmos transistor har operasjons modi beskrevet av følge ligninger: TRANSISTOR AV: for V gs < V tn PÅ - LINEÆR I ds = (7) I ds = β(v gs V tn V ds )V ds ( + λ n V ds ) (8) for V gs > V tn og V ds < V gs V tn PÅ - METNING: I ds = β (V gs V tn ) ( + λ n V ds ) (9) for V gs > V tn og V ds > V gs V tn Ligning 7-9 vil være nesten helt lik for pmos, som vil istedet ha λ p istedet for λ n. λ er beskrevet i ligningen nedenfor: k ds λ = () L V ds V eff + Φ der k ds er en faktor som tar hensyn til permitivitet, diffusjon og dopekonsentrasjon, V eff = V gs V t og Φ er innebygd potensiale for en pn overgang. Typiske verdier for λ er mellom.v og.v.

4 8.V.6V.V Isd som funksjon av Vsd for forskjellige Vsg, pmos transistor.5 DC karakteristikk Cadence vs Matlab Cadence Matlab 6 4 Lineær til metning overgang.5 Isd (µa) V [V] ut Vsd (V) Figur 5: Kanalforkortning, pmos V inn [V] Figur 7: DC karakteristikk fra Cadence Ids (µa) 5 5 Ids som funksjon av Vds for forskjellige Vgs, nmos transistor λ,.v Vanlig,.V λ,.6v Vanlig,.6V λ,.v Vanlig,.V 4 Oppgave III Simulering av forskjellige inverter strukturer ble gjort i Cadence. Resultatene av Cadence simuleringene er vist i figur 7, 8 og 9. Figur 7 viser en inverter DC karakteristikk der Cadence og Matlab simuleringer er sammenlignet. Cadence er den blå kurven og har en transisjon tidligere enn det Matlab sin kurve har Vds (V) Figur 6: Vanlig modell og kanalforkortning vist sammen, nmos Figur 4 og 5 viser hvordan kanalforkortning vil øke strømverdiene. Figur 6 viser simulering av vanlig enkel transistormodell sammen med kanallengdemodulasjon. Figur 6 viser tydelig forskjell mellom modellering med og uten kanalforkortning. For V gs =.V så har kanalforkortet transistor ca 9µA, mens enkel transistor modell har ca 4µA. Det viser at kanalforkortning er en viktig faktor å ta hensyn til for høyere V ds spenninger. Teknologien modnes og forsyningsspenninga går ned, noe som gjør at denne faktoren vil påvirke mindre. Men samtidig vil også transistor kanallengde bli kortere. Det som egentlig skjer er at kanalforkortningen vil føre til et høyt elektrisk felt mellom drain side og kanal og er beskrevet av E = V ds d,derder avstand fra drain til kanal. Siden transistorene blir mindre, blir også avstand d mindre, slik at kanalmodulasjon er en faktor det er viktig å ta hensyn til. Cadence simuleringen har midtpunkt for V inn =.54V, mens Matlab modelleringen har midtpunkt for V inn =.67V. Med midtpunkt menes V dd, dvs det punktet der det er like mye V spenning over hver transistor. dd =.65V, noe som viser at Matlab simuleringen er mer korrekt. Cadence simuleringen er venstrejustert i forhold til Matlab simuleringen, noe som tyder på at β n > β p. For Matlab simuleringen var β verdiene justert slik at de ble nesten helt like. Cadence simuleringen benytter samme W L forhold som Matlab simuleringene har, noe som tyder på at det er forskjell i mobilitetsverdi µ n og µ p. Fordi β n > β p, så må enten µ n ha økt, eller så må µ p ha blitt redusert. For å korrigere dette må β justeres slik at β n = β p. β p kan økes ved å øke bredden på pmos transistoren ytterligere. Figur 8 på neste side viser Cadence simuleringer av forskjellige inverter strukturer. Følge fargekoder er brukt: BLÅ - Vanlig komplementær Inverter GRØNN - 4kΩ motstand erstatter pmos RØD - 4µA strømkilde erstatter pmos TURKIS - Gate på pmos kobles vekk fra V inn og kobles mot GND.. BLÅ - Den blå kurven har en vanlig inverter karakteristikk som nevnt tidligere. Støymargin er gitt ved 45 helningsvinkel til V inn og er gitt ved ligning og. Både støymargin og forsterkning til denne strukturen er god. NM L = V IL V OL () NM H = V OH V IH () NM L =.8. =.98V NM H =..7 =.V 4

5 . GRØNN - I den grønne kurven så er en motstand motstand koblet på istedet for pmos. Spenningen avtar bare litt for øke inngangsspenning. Dette kan forklares enkelt ved å se på nmos transistoren som en motstand som er ganske høy, men som vil redusere sin motstandsverdi for øke V inn. Dette kan forklares vha formel []..5.5 DC karakteristikk for forskjellig inverter struktuer R gs = β(v gs V t V ds ) () 4kΩ motstanden som er koblet på er såpass liten i forhold til den store motstanden nmos transistoren utgjør slik at nmos ikke vil klare å dra utgang lav. Når nmos går i metning for middels V inn verdi, så vil nmos trekke litt strøm. For høy V inn er nmos i lineært område og er som en motstand som fortsatt har for høy verdi. V ut = R nmos R nmos R V inn På grunn av den lave motstandsverdien går aldri kurven til en 45, slik at støymarginene er ikke-eksistere. Kretsen slik den nå er ikke brukbar som en inverter. Hvis motstandsverdien hadde vært større (for eksempel 4kΩ), så ville DC karakteristikken sett mer fornuftig ut.. RØD - Den røde kurven har en strømkilde som er konstant PÅ. For at denne strømkilden ikke skal generere et uønsket høyt potensialfall over nmos transistoren ble et pmos strømspeil laget, noe som gav en grei DC karakteristikk. For å få pmos til å levere optimal mengde strøm fra strømkilden, så var jeg nødt til å prøve meg frem. Sluttresultatet var å bruke et W L =.4µ.8µ forhold for begge pmos transistorene i strømspeilet. Hvis L ble økt, ble R sg større, I ds ble mindre og kurve i DC karakteristikk ble flyttet mot venstre. Hvis L ble redusert, ble R sg mindre, I ds ble større og DC kurve ble flyttet mot høyre. W p =.8 gav en kurve der V ut =.65V for V inn =.65V. Støymarginene til denne inverterløsningen er ikke særlig bra. Siden inverteren ikke trekkes ordentlig høy, så ble støymarginen.v. Dette er ikke en margin som brukes, slik at strukturen som den er nå ikke er særlig brukbar selv om støymarginen for tolking og definisjon av er bra. NM L =.8.8 =.V NM H =.. =.V 4. TURKIS - Den turkise kurven består av en pseudo nmos struktur. Der har gaten på pmos blitt koblet til GND, slik at pmos transistoren er konstant PÅ. Dette fører til at det vil gå strøm fra V dd til GND når nmos er åpen. Akkurat som med 4kΩ strukturen, så vil denne lide av at nmos transistoren vil ha mye større effektiv motstand enn det opptrekket har. R sg for pmos er proporsjonal med W L. Fordi W=.µ gitt i oppgaveteksten vil motstandsverdien til pmos transistoren være liten med en verdi på ca 4.8kΩ ved å benytte formel og V ds =. Ved å se på grafen kan ny R gs motstand utregnes, og den vil ha en verdi på 5.5kΩ for V ds =.V. Den lave R gs verdien gjør at det er lite spenningstap over pmos transistoren, og utgang vil ha det største spenningsfallet, slik som beskrevet med spenningsdeler formel tidligere. For å bedre kretsen kunne W p reduseres eller L p. Kretsen har ingen støymarginer her. V ut.5.5 4kΩ 4µA Pseudo nmos Figur 8: DC karakteristikk forskjellige strukturer 4. Strømforhold Figur 9 på neste side viser drain-source strøm i nmos transistoren som funksjon av gate-source spenning. V gs i dette tilfellet er det samme som V inn. struktur skiller seg ut ved at strømmen øker fram til V inn =.67V, og vil synke deretter. Dette er fordi nmos skrur seg mer på og pmos skrur seg mer av. Strømmen som gikk igjennom nmos transistoren når en topp, og begynner å synke fordi pmos transistoren begynner å skru seg av. pmos transistoren er med å skru seg helt av, og det vil ikke gå noen I ds strøm, og heller ingen strøm fra V dd til GND. Dette betyr at det ikke utløses effekt når inverteren er i statisk modus (PÅ eller AV). Effekt vil utløses ved transisjon fra to tilstander. 4kΩ og Pseudo nmos inverteren vil ha en lav R gs verdi, og nmos transistor vil dominere. Dette gjør at strømkarakteristikken (I ds som funksjon av V gs ) ikke vil bli påvirket. For disse to strukturene vil strømmen øke med inngangsspenningen. De vil altså ha dynamisk og statisk effektforbruk For den kontinuerlige strømkilden så vil strømmen øke til et vist punkt, for å så avta. Dette kommer på grunn av dimensjoneringen som ble gjort for å få et optimalt DC punkt i DC karakteristikken. Dette medfører at motstand fra pmos transistoren i strømspeilet vil begynne å få R sg verdi som nærmer seg R gs til nmos transistoren. Denne løsningen vil ha statisk og dynamisk effektforbruk, men det dynamiske effektforbruket vil være noe mindre. V inn Se kapittel 5 5

6 8 7 4kΩ 4µA Pseudo nos I ds som funksjon av V inn.5 DC karakteristikk for forskjellig inverter strukturer 4kΩ 4µA Pseudo nmos I [µa] ds 4 Vut V [V] inn Vinn Figur 9: I ds som funksjon av V in for forskjellige strukturer Figur : Alternative løsninger på forskjellige inverterstrukturer 5 Kommentarer til simulering Simuleringer og modelleringer gjort i denne obligatoriske oppgaven er basert på enkle formler. For analysen av DC karakteristikk har det blitt gjort en forenkling der terskelspenning til nmos og pmos settes lik hverandre. Også β parameterene settes like hverandre. Hvis dette ikke hadde vært gjort ville det vært mye større jobb å analysere utrykkene til de fem karakteristiske operasjonspunktene. Analysen av forsterkningen til inverteren ville også blitt en betydlig større jobb. Inverter simulering og modellering er basert på enkle formler, og tar ikke hensyn til kanallengdemodulasjon, hastighetsmetning og subterskelstrøm som er de mest viktige faktorene som vil påvirke kretsoppførsel. Kanalforkortning er en faktor som kan påvirke transistorens oppførsel betydelig. For en vanlig inverter vil det være en overgang før transistor går fra AV til PÅ. Hvis V in < V tn og V in > vil det fortsatt gå strøm gjennom en nmos transistor. Dette kalles subterskelstrøm og medfører at en transistor egentlig ikke vil være helt AV. Det kommer klart frem av simuleringene at de to beste valgene til inverter struktur er vanlig inverter og pseudo nmos. Sistnevnte har ikke behov for ruting av inngang på gate, og den vil kunne drive inngang lettere. Den har i tillegg en lavere logisk effort verdi (hvor tungt det er å dra inverteren til logiske verdier). Støymargin er en viktig faktor og regnes ut ved 45 graders helning av V ut i DC karakteristikken. Støymarginene i oppgave III ble regnet ut i fra å se på grafene, noe som gav omtrentlige verdier. Støymarginene indikerte hvilke inverterstrukturer som kan benyttes i praksis. Den turkise kurven i figur består av en pseudo nmos struktur. Bredde og lengde forholdet har blitt justert til et optimalt nivå. Selve forsterkningen til inverteren er grei nok, og den har en bra støymargin for tolking og definisjon av. Sammenlignet med vanlig inverter så er denne strukturen et godt alternativ, med visse ulemper som dårlig NM L og litt dårligere forsterkning. Løsningen vil også trekke strøm hele tiden når utgang er, og dermed utløse effekt. Fordelene til strukturen er at den har en god støymargin for, og strukturen er plassbespare p.g.a. mindre ruting av ledningsbaner. NM L =.75.5 =.5V NM H =..58 =.66V Konklusjon av invertertyper Selv med justering av strømkilde og moststand inverter struktur (se figur ), så viser det seg at det finnes to klare kandidater. Det finnes to forskjellige inverterstrukturer som benyttes til vanlig i mikroelektronikk, og her er et lite sammrag av disse to: God forsterkning og god støymargin Ingen statisk effekt Logisk effort g = Rask transisjonstid Vil dissipere dynamisk effekt Ruting av ledninger vil ta litt areal Pseudo nmos Grei forsterkning og støymagin Mindre arealbruk Logisk effort g avg = 8 9 Redusert inngangslast. Inngang driver bare en transistor Vil dissipere statisk og dynamisk effekt Referanser [] Jan Erik Ramstad: Oblig, INF44 [] Yngvar Berg: Del, INF44 6