Oversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap

Størrelse: px
Begynne med side:

Download "Oversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap"

Transkript

1 Avansert CMOS INF3400 Del 15 Øivind NæssN INF3400 Del /30 Oversikt 4.9 Skalering Transistorskalering Interconnect -skalering Teknologi roadmap Design-påvirkninger I-V V karakteristikker Terskelspenning 6.3 Krets-problemer (pitfalls) Terskelfall Lekkasje Ladningsdeling Støy y i forsyningsspenningen Hot Spots Ladningsinjeksjon Back-gate Følsomhet F for inngangsstøy y i diffusjon Prosessfølsomhet Domino støyregnskap INF3400 Del /30

2 Innledning: Moores lov I 1965 forutså Gordon Moore den exponentielle veksten i antall transistorer påp en IC (brikke) Antall transistorer dobles hver 18. månedm Forutså >65000 transistorer innen 1975 Vekst begrenset av effektforbruk INF3400 Del /30 Mer Moore Antall transistorer er doblet hver 26. måned, m de tre siste tiårene 1,000,000,000 Transistors 100,000,000 10,000,000 1,000, , Intel386 Intel486 Pentium 4 Pentium III Pentium II Pentium Pro Pentium ,000 1, Year Dette vil sannsynligvis fortsette hvertfall enda et tiår INF3400 Del /30

3 Hastighetsøkning Klokkefrekvensene har også økt eksponentielt Et resultat av Moores lov 10,000 1, Clock Speed (MHz) Intel386 Intel486 Pentium Pentium Pro/II/III Pentium Year INF3400 Del /30 Hvorfor? Hvorfor flere transistorer per IC Mindre transistor-st størrelser Større brikker (dice( dice) Hvorfor raskere datamaskiner? Mindre, raskere transistorer Bedre mikroarkitekturer (mer IPC) Lavere port-forsinkelse per sykel INF3400 Del /30

4 4.9 Skalering, s245 Den eneste konstanten i VLSI er konstant forrandring Enhets-st størrelsene reduseres med 30% hvert 2-32 år Transistorer blir billigere Transistorer blir raskere Ledningene forbedrer seg ikke (og kan bli tregere ) Skaleringsfaktor S 10 Typisk S = Teknologi-noder noder 3 Feature Size (μm) Year INF3400 Del /30 Antagelser rundt skalering Hva endrer seg mellom teknologi-nodene nodene? Konstant felt skalering [Dennard74] Alle dimensjonene skaleres (x, y, z => W, L, t ox ) Spenning (V( dd ) Doping Lateral skalering Bare gate-lengden lengden, L, skaleres Gjøres ofte som en rask gate- krymping krymping (S=1.05) INF3400 Del /30

5 MOS transistor-skalering skalering INF3400 Del /30 Merknader gate-kapasitans per μm m er nesten uavhengig av prosessen siden både b L, W og t ox skaleres likt PÅ Å -motstanden forbedres med prosessen Portene blir raskere ved nedskalering Dynamisk effekt reduseres ved nedskalering Strøm-tetthet tetthet øker ved nedskalering Lateral skalering tar ikke høyde h for hastighetsmetning INF3400 Del /30

6 Skaleringsantagelser for ledninger Tykkelse påp ledninger Konstant vs. redusere tykkelsen Lengden påp ledninger Lokal/skalert interkonnekt Forsinkelsen avtar eller er konstant i nyere prosesser Global interkonnekt Brikke- (die-)) størrelsen skaleres med D C 1.1 Øker i nyere prosesser siden brikke-st størrelsen øker INF3400 Del /30 Skalering av interkonnekt INF3400 Del /30

7 Forsinkelse i interkonnekt INF3400 Del /30 Merknader mht. skalering av interkonnekt Kapasitans per μm m er konstant Rundt 0.2fF/μm Omtrent 1/10 av port-kapasitansen Lokal ruting blir raskere Følger ikke helt forbedringen til transistorene Ikke et stort problem Global ruting blir tregere Ikke lenger mulig å krysse en chip i løpet l av en klokkesykel INF3400 Del /30

8 Teknologi «Roadmap» (International Technology Roadmap for Semiconductors (ITRS)) Halvlederindustriens (SIAs( SIAs) ) antagelser for veien videre mht. nedskalering i teknologien INF3400 Del /30 Skaleringsimplikasjoner Forbedret ytelse Lavere kostnader Utfordringer mht. Interkonnekt Utfordringer mht. Effektforbruk Fysiske begrensninger INF3400 Del /30

9 Lavere kostnader I 2003 kostet transistorer under 1kr. Moores low gjelder fortsatt INF3400 Del /30 Utfordringer mht. interkonnekt SIA kom i 1997 med dårlige d nyheter Forsinkelser ville nån minimum ved nm prosesser, deretter bli større pga. ledningene Men... Transistor-forsinkelse uten last Global ruting Kopper-prosess prosess Større systemer burde deles opp i mindre deler påp rundt porter INF3400 Del /30

10 Dynamisk effektforbruk Patrick Gelsinger,, VP Intel Corp., (ISSCC 2001): Hvis nedskaleringen fortsetter slik som i dag, vil man i 2005 for høyhastighets-prosessorer ha en effekt-tetthet tetthet tilsvarende en atom-reaktor reaktor,, i 2010 lik en romrakett og i 2015 som overflaten til solen Innen 2015 måm man finne nye metoder for å designe integrerte kretser Aksjekursen til Intel falt 8% neste dag Men fokus rundt effektforbruk ble viktig og er et stadig økende forskningsfelt INF3400 Del /30 Statisk effektforbruk V dd blir stadig lavere Reduserer dynamisk effektforbruk Beskytter tynt gate-oksid og korte kanaler Ikke noe poeng i å ha høy h V dd pga. hastighetsmetning V t må også bli lavere for å opprettholde ytelsen Men dette forårsaker rsaker en eksponentiell økning i lekasje når transistoren er AV Stor utfordring fremover Tidligere: Vdd=5V t =3V t Nå: V dd =3V Dynamic Static INF3400 Del /30

11 Fysiske begrensninger Vil Moores lov ta slutt Kan ikke konstruere transistorer mindre enn et atom Mange faktorer har blitt foreslått som årsak til slutten på nedskaleringen av CMOS Dynamisk effektforbruk Subterskel lekkasje, tunnelering Kort-kanal effekter Prosesserings-kostnader Elektronmigrasjon Forsinkelse i interkonnekt Dommedagsrykter har forøvrig ofte blitt overdrevet INF3400 Del / Modellering/simulering s293 I-V V karakteristikker INF3400 Del /30

12 I-V V karakteristikker. INF3400 Del /30 Terskelspenning. INF3400 Del /30

13 6.3 Circuit pitfalls,, s.351 Terskelfall Krets: Symptom 2:1 multiplexer Mux en fungerer når D er 0 men ikke når D er 1. S Eller fungerer ikke ved D0 X Y D1 lav V DD. Eller feiler i SFSF S hjørnet rnet. Prinsipp: terskelfall X kommer aldri over V DD -V t V t øker pga body effect Terkselfallet blir mer alvorlig når forholdet mellom V t og V DD blir mindre. Løsning: bruk transmisjonsporter og ikke pass-transistorer INF3400 Del /30 Nivåfeil Krets Pseudo-nMOS OR A B X Y Symptomer Når bare en av inngangene er 1, Y = 0. Forekommer muligens bare i SF hjørnet rnet. Prinsipp: Nivåfeil nmos og pmos sloss mot hverandre. Hvis pmosen er for sterk vil nmosen ikke trekke X lavt nok. Løsning: Sjekk at forholdet er riktig i alle hjørner INF3400 Del /30

14 Nivåfeil (2) Krets Latch D φ φ X weak Q Symptomer: Q låst til 1. Kan kun forekomme i enkelte latcher hvor inngangen drives av en port langt unna. Prinsipp: Nivåfeil φ Serie-motstand til D, lednings- D Q motstanden, og transmisjonsporten må være sterrkere enn den svake stronger feedback-inverteren inverteren. φ weak Løsning: sjekk relative styrker Unngå ubuffrede diffusjons-innganger innganger hvor det er uklart hvordan de drives INF3400 Del /30 Ladningsdeling Krets Symptomer Domino AND gate Precharge porten mens φ A = B = 0, slik at Z = 0 Y Z A Sett φ = 1 X B A stiger Z viser seg å stige av og til Prinsipp: Ladningsdeling Hvis X var lav, deler den ladning med Y φ Y Løsning: Begrens ladningsdelingen Z A X C C Y Y V B C x = VY = VDD x C + C x Y Greit hvis C Y >> C X INF3400 Del /30

15 Støy y i forsyningsspenningen dd V dd og GND er ikke konstant over hele ICen Spenningsfall forekommer pga. motstand i forsyningslinjene di/dt dt støy y pga. induktanser i spenningsforsyningen og kretser som står r inaktive lenge for sås å begynne å switche Forårsaker rsaker ofte degradering av støymarginene og variasjon i forsinkelsene. INF3400 Del /30 Andre problemer Følsomhet for inngangsstøy y i diffusjon Kan f.eks heve inngangen over V t Kan slippe gjennom uønskede u signaler i transmisjonporter Prosessfølsomhet Hot spots Ikke-uniform effektforbruk skaper forskjellig temperatur påp forskjellige deler av brikken Injeksjon av minoritetsbærere rere Hot Carrier Injection INF3400 Del /30

INF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss

INF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Avansert CMOS INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect Interconnect -skalering 4.9.3 Teknologi

Detaljer

Del 15: Avansert CMOS YNGVAR BERG

Del 15: Avansert CMOS YNGVAR BERG Del 15: Avansert CMOS YNGVAR BERG I. Innhold Alle henvisninger til figurer er relevant for Weste & Harris [1]. 1. Innhold. 2. Skalering. Kapittel 4.9 side 245-246. 3. Transistorskalering. Kapittel 4.9.1

Detaljer

INF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007

INF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007 INF34/44 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 27 YNGVAR BERG Del 15: Avansert CMOS I. DEL 15 II. Oppgaver A. Hvordan er fremtiden for CMOS? A.1 Løsningsforslag Teori Det har i

Detaljer

Konstruksjon av gode ledninger

Konstruksjon av gode ledninger 4.6 Wire Engineering 4.7 Design Margins INF3400 Del 14 Øivind NæssN INF3400/4400 våren Design av ledere og design marginer 1/25 Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal

Detaljer

INF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss

INF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. 4.6 Wire Engineering 4.7 Design Margins INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal og lavt effektforbruk

Detaljer

PENSUM INF spring 2013

PENSUM INF spring 2013 PENSUM INF3400 - spring 2013 Contents 1 Kjede med porter 2 1.1 Logisk effort for portene....................................... 2 1.2 Kritisk signalvei........................................... 2 1.3

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: IN3400 igital mikroelektronikk ksamensdag: 1. juni 013 Tid for eksamen: 09.00 13.00 Oppgavesettet er på 6 sider. Vedlegg: Ingen Tillatte

Detaljer

Forelesning 8. CMOS teknologi

Forelesning 8. CMOS teknologi Forelesning 8 CMOS teknologi Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder Designeksempler (Cadence) 2 Halvledere (semiconductors) 3 I vanlig

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: Oppgavesettet er på 7 sider. Vedlegg: Tillatte hjelpemidler: Løsningsforslag Digital mikroelektronikk Ingen Alle trykte

Detaljer

Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen.

Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. Eksamen Vår 2006 INF400 INF400 Eksamen vår 2006 0.06. /9 Oppgave a Gitt funksjonen Y (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. INF400 Eksamen vår

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 YNGVA BEG A. Forsinkelse i interkonnekt Gitt en 3mm lang og 0.4µm bred leder i metall 2 i en 180nm prosess med egenmotstand 0.04Ω/ og

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007 INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 3 Våren 2007 YNGVA BEG I. Del 3 A. Eksamensoppgave 2005 Hvorfor trengs buffere (repeaters) for å drive signaler over en viss avstand? Hvilke metallag

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF3400 Digital mikroelektronikk Eksamensdag: 10. juni 2011 Tid for eksamen: 9.00 13.00 Oppgavesettet er på 5 sider. Vedlegg:

Detaljer

KONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.

KONVENSJONELLE latcher og vipper i CMOS blir gjennomgått. el 11: Latcher og vipper 1 NGVAR BERG I. Innhold KONVENSJONELLE latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser og klokkepulser blir diskutert. Lacher og vipper med, og able

Detaljer

Løsningsforslag DEL1 og 2 INF3400/4400

Løsningsforslag DEL1 og 2 INF3400/4400 Løsningsforslag L1 og 2 INF3400/4400 NGVR RG I. Oppgaver. Oppgave 1.3 Tegn en MOS 4-inngangs NOR port på transistor nivå..1 Løsningsforslag 0 0 1 0 1 0 11 0 1 0 0 Fig. 2. NOR port med fire innganger. Fig.

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: INF400 igital mikroelektronikk ksamensdag: 11. juni 2008 Tid for eksamen: Oppgavesettet er på 5 sider. Vedlegg: Ingen Tillatte hjelpemidler:

Detaljer

Del 9: Dynamisk CMOS

Del 9: Dynamisk CMOS Del 9: Dynamisk CMOS NGVR ERG I. Innhold Dynamiske retser blir gjennomgått. Problemer med dynamiske kretser diskuteres. Domino logikk og dual-rail domino logikk blir presentert. Problemer med ladningsdeling

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG INF/ Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 6 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Gjennomføring Teori, eksempler og oppgaver knyttet til DEL 8 (og DEL blir gjennomgått

Detaljer

Løsningsforslag DEL1 og 2 INF3400/4400

Løsningsforslag DEL1 og 2 INF3400/4400 Løsningsforslag L og 2 INF3400/4400 NGVR RG. Oppgave.3 I. Oppgaver Tegn en MOS 4-inngangs NOR port på transistor nivå.. Løsningsforslag 0 0 0 0 0 0 0 Fig. 2. NOR port med fire innganger. Fig.. To-inngangs

Detaljer

Forelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer

Forelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Dagens temaer er hentet fra

Detaljer

Tips og triks til INF3400

Tips og triks til INF3400 Tips og triks til INF3400 Joakim S. Hovlandsvåg 11. desember 2008 1 Opp- og nedtrekk - kap1 Ved inverterte formlar gjeld følgande: i nedtrekk blir ei seriekobling, opptrekk får parallellkobling

Detaljer

Obligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad

Obligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad Obligatorisk oppgave i INF44 for Jan Erik Ramstad Jan Erik Ramstad Institutt for Informatikk Universitetet i Oslo janera@fys.uio.no 5. februar 6.5 DC karakteristikk for en inverter.5 Vut (V).5 4 Bakgrunn

Detaljer

Masteroppgave 60 studiepoeng

Masteroppgave 60 studiepoeng UNIVERSITETET I OSLO Fysisk Institutt Implementasjon av Ultra Lav Spenning Kombinatoriske og Sekvensielle Kretser i 90 nm CMOS Masteroppgave 60 studiepoeng Mustafa Karais 01. Oktober 2009 i ii Abstrakt

Detaljer

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 IN 41 VLI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 1) Beregn forsterknings faktoren ß for en nmofet fabrikkert i en prosess med: µ = 600cm/V s (Elektronmobilitet for n-dopet materiale) ε = 5

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer MOSFET I en n-kanals MOSFET (enhancement-type) lager man en n-type kanal mellom Source og Drain ved å lage et inversjonslag i et p-type substrat

Detaljer

INF 5460 Elektrisk støy beregning og mottiltak

INF 5460 Elektrisk støy beregning og mottiltak INF 5460 Elektrisk støy beregning og mottiltak Obligatorisk oppgave nummer 3. Frist for levering: 30 April (kl 23:59). Vurderingsform: Godkjent/Ikke godkjent. Oppgavene leveres på individuell basis. Oppgavene

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 8

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 8 INF Digital Mikroelektronikk Løsningsforslag DEL 8 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Oppgaver. Oppgave. Finn strømlekkasje i svak inversjon i en inverter ved romtemperatur når inngangen

Detaljer

Del 11: Latcher og vipper

Del 11: Latcher og vipper el 11: Latcher og vipper NGVAR BERG I. Innhold Konvsjonelle latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser blir diskutert. Lacher og vipper med, og able blir prestert. Latcher

Detaljer

Fys2210 Halvlederkomponenter. Forelesning 9 Kapittel 6 - Felteffekttransistoren

Fys2210 Halvlederkomponenter. Forelesning 9 Kapittel 6 - Felteffekttransistoren Fys2210 Halvlederkomponenter Forelesning 9 Kapittel 6 - Felteffekttransistoren Repetisjon Unipolar Kapittel 6 Felt-effekt transistorer JFET Partikkelfluks S D (alltid) V G styrer ledningskanalen mellom

Detaljer

Rapport laboratorieøving 2 RC-krets. Thomas L Falch, Jørgen Faret Gruppe 225

Rapport laboratorieøving 2 RC-krets. Thomas L Falch, Jørgen Faret Gruppe 225 Rapport laboratorieøving 2 RC-krets Thomas L Falch, Jørgen Faret Gruppe 225 Utført: 12. februar 2010, Levert: 26. april 2010 Rapport laboratorieøving 2 RC-krets Sammendrag En RC-krets er en seriekobling

Detaljer

Forelesning nr.10 INF 1411 Elektroniske systemer

Forelesning nr.10 INF 1411 Elektroniske systemer Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer 1 Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Feedback-oscillatorer Dagens

Detaljer

CMOS inverter DC karakteristikker og hvordan transistorstørrelser

CMOS inverter DC karakteristikker og hvordan transistorstørrelser Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon

Detaljer

Lab 1 i INF3410. Prelab: Gruppe 5

Lab 1 i INF3410. Prelab: Gruppe 5 Lab 1 i INF3410 Prelab: a) EKV modellen ble modellert i Matlab, der EKV.m er brukes til å lage en funksjon av drainsource strømmen. Reverse bias strøm trekkes i fra forward bias strøm, noe som danner grunnlaget

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold Vi ser på CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken.

Detaljer

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39 IN 4 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 5/9-00 uke 39 ) Skisser en standard CMOS inverter. Anta ßnßp. Tegn opp noen drain-source karakteristikker for begge transistorene. Bytt ut Vds og

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Forelesning 10

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Forelesning 10 Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer Forelesning 10 Repetisjon: V T i virkeligheten Forskjell Φ m Φ s 0 Q i defekter/urenheter i oksidet og interface states Figure 6.20 Influence

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS INVERTER DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon

Detaljer

TI dsforsinkelse i kjeder med logiske porter. Beregning av

TI dsforsinkelse i kjeder med logiske porter. Beregning av el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold TI dsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære

Detaljer

INF1400 Kap 0 Digitalteknikk

INF1400 Kap 0 Digitalteknikk INF1400 Kap 0 Digitalteknikk Binære tall (ord): Digitale signaler: Hva betyr digital? Tall som kun er representert ved symbolene 0 og 1 (bit s). Nøyaktighet gitt av antall bit. (avrundingsfeil) Sekvenser

Detaljer

Organisering og ledelse av hardware-utvikling

Organisering og ledelse av hardware-utvikling Organisering og ledelse av hardware-utvikling INF5700 Organisering og ledelse av tekniske prosjekter, 2010.10.15 Snorre Aunet, sa@ifi.uio.no Dept. of Informatics, Nanoelectronics group, University of Oslo

Detaljer

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte 1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Kapittel 3: Digital logic level 3 Nivå 0: Digtalekretsar Fundamentale komponentar AND, OR, NOT,NAND, NOR XOR porter D-vipper for lagring av ett bit

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer 1 Eksamensdatoer: 11. OG 12. DESEMBER Repetisjon Felteffekttransistoren 3 forskjellige typer: - Junction FET - MESFET - MOSFET JFET MESFET

Detaljer

CMOS med transmisjonsporter blir presentert, herunder

CMOS med transmisjonsporter blir presentert, herunder Del 12: Passtransistor- og dierensiell CMO logikk NGVR ERG I. Innhold CMO med transmisjonsporter blir presentert, herunder komplementær pass transistor logikk (CP), lean integration med pass transistorer

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer 1 Repetisjon Kap. 5 Kontaktpotensial V 0 = kt q ln Deplesjonssone W = Diodeligningen N an d n i 2 2ε(V 0 V) N a + N d q N a N d I = I o e

Detaljer

Forelesning nr.7 IN 1080 Elektroniske systemer. Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L

Forelesning nr.7 IN 1080 Elektroniske systemer. Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L Forelesning nr.7 IN 1080 Elektroniske systemer Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L Dagens temaer Induksjon og spoler RL-kretser og anvendelser Fysiske versus ideelle

Detaljer

CMOS med transmisjonsporter blir presentert, herunder

CMOS med transmisjonsporter blir presentert, herunder Del 12: Passtransistor- og dierensiell CMO logikk NGVR ERG I. Innhold CMO med transmisjonsporter blir presentert, herunder komplementær pass transistor logikk (CP), lean integration med pass transistorer

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 12

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 12 INF3400 Digital Mikroelektronikk øsningsorslag DE 12 NGVR ERG I. DE 12 Del 12 og 13: Passtransistor- og dierensiell MO logikk. II. Oppgaver Tegn sjematikk or en 4:1 multiplekser med innganger,, og, og

Detaljer

TFE4101 Krets- og Digitalteknikk Høst 2016

TFE4101 Krets- og Digitalteknikk Høst 2016 Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 5 Boolske funksjoner, algebraisk forenkling av

Detaljer

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Dagens temaer! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture! Enkoder/demultiplekser (avslutte fra forrige gang)! Kort repetisjon 2-komplements form! Binær addisjon/subtraksjon!

Detaljer

Forelesning nr.9 INF 1411 Elektroniske systemer. Transistorer MOSFET Strømforsyning

Forelesning nr.9 INF 1411 Elektroniske systemer. Transistorer MOSFET Strømforsyning Forelesning nr.9 INF 1411 Elektroniske systemer Transistorer MOSFET Strømforsyning Dagens temaer Radiorør Transistorer Moores lov Bipolare transistorer Felteffekttransistorer Digitale kretser: AND, OR

Detaljer

Del 6: Tidsforsinkelse i logiske kjeder

Del 6: Tidsforsinkelse i logiske kjeder el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold Tidsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 11 Latcher og vipper

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 11 Latcher og vipper INF3400 igital Mikroelektronikk Løsningsforslag EL 11 er og vipper NGVAR BERG I. Oppgaver A. Forklar hvordan en statisk latch virker A.1 Løsningsforslag Teori Fig. 3. ynamisk latch med transmisjonsport

Detaljer

Elektronikk. Elektromagnetiske effekter (3) Elektronikk Knut Harald Nygaard 1

Elektronikk. Elektromagnetiske effekter (3) Elektronikk Knut Harald Nygaard 1 Elektronikk Elektromagnetiske effekter (3) Elektronikk Knut Harald Nygaard 1 Design der EMI er prioritert Inndeling: analoge systemer digitale systemer Elektronikk Knut Harald Nygaard 2 EMI kan reduseres

Detaljer

Analog til digital omformer

Analog til digital omformer A/D-omformer Julian Tobias Venstad ED-0 Analog til digital omformer (Engelsk: Analog to Digital Converter, ADC) Forside En rask innføring. Innholdsfortegnelse Forside 1 Innholdsfortegnelse 2 1. Introduksjon

Detaljer

"Retention cells" for lav effekts digital design

Retention cells for lav effekts digital design "Retention cells" for lav effekts digital design Ørjan Eikeland Master i elektronikk Oppgaven levert: Juni 2007 Hovedveileder: Trond Sæther, IET Norges teknisk-naturvitenskapelige universitet Institutt

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CM OS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristiken. Definsisjon

Detaljer

INF1411 Oblig nr. 3 - Veiledning

INF1411 Oblig nr. 3 - Veiledning INF1411 Oblig nr. 3 - Veiledning Informasjon Instrumentene som behøves i denne obligen er markert over: DMM det digitale multimeteret er du kjent med fra de to foregående oppgavene Scope er et oscilloskop

Detaljer

a) Bruk en passende Gaussflate og bestem feltstyrken E i rommet mellom de 2 kuleskallene.

a) Bruk en passende Gaussflate og bestem feltstyrken E i rommet mellom de 2 kuleskallene. Oppgave 1 Bestem løsningen av differensialligningen Oppgave 2 dy dx + y = e x, y(1) = 1 e Du skal beregne en kulekondensator som består av 2 kuleskall av metall med samme sentrum. Det indre skallet har

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG Side av 8 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen

Detaljer

Forelesning nr.11 INF 1411 Elektroniske systemer

Forelesning nr.11 INF 1411 Elektroniske systemer Forelesning nr.11 INF 1411 Elektroniske systemer Operasjonsforsterkere 1 Dagens temaer Ideel operasjonsforsterker Operasjonsforsterker-karakteristikker Differensiell forsterker Opamp-kretser Dagens temaer

Detaljer

Avanserte byggeblokker (Maxfield kap.13 og 17)

Avanserte byggeblokker (Maxfield kap.13 og 17) Avanserte byggeblokker (Maxfield kap.13 og 17) Innhold: Kap 13: Embedded prosessorer (prosessorkjerner) Kap 17: Virtuelle komponenter (Intellectual Properties - IPs) INF3430 - H11 1 Organisering av kretskort

Detaljer

Oppsummering. BJT - forsterkere og operasjonsforsterkere

Oppsummering. BJT - forsterkere og operasjonsforsterkere Oppsummering BJT - forsterkere og operasjonsforsterkere OP-AMP vs BJT Fordeler og ulemper Vi har sett på to ulike måter å forsterke opp et signal, ved hjelp av transistor forsterkere og operasjonsforsterkere,

Detaljer

Intel Core i7. Omid Mirmotahari 4

Intel Core i7. Omid Mirmotahari 4 INF2270 Pipeline Hovedpunkter Oppsummering av én-sykel implementasjon Forbedring av én-sykel designet Introduksjon til pipelining Oppbygning av datapath med pipelining Intel Core i7 Omid Mirmotahari 4

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer 1 Pensum 1 CRYSTAL PROPERTIES AND GROWTH OF SEMICONDUCTORS 2 ATOMS AND ELECTRONS 3 ENERGY BANDS AND CHARGE CARRIERS IN SEMICONDUCTORS 4 EXCESS

Detaljer

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi HØGSKOLEN SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 0.1.009 Varighet/eksamenstid: Emnekode: 5 timer EDT10T Emnenavn: Elektronikk 1 Klasse(r): EL Studiepoeng: 7,5 Faglærer(e): ngrid

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG Side av 8 NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen

Detaljer

Del 5: Statisk digital CMOS

Del 5: Statisk digital CMOS Del 5: Statisk digital CMOS NGVR ERG I. Innhold Modeller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell gjennomgått.

Detaljer

Forelesning nr.7 INF 1411 Elektroniske systemer. Tidsrespons til reaktive kretser Integrasjon og derivasjon med RC-krester

Forelesning nr.7 INF 1411 Elektroniske systemer. Tidsrespons til reaktive kretser Integrasjon og derivasjon med RC-krester Forelesning nr.7 INF 1411 Elektroniske systemer Tidsrespons til reaktive kretser Integrasjon og derivasjon med RC-krester Dagens temaer Nøyaktigere modeller for ledere, R, C og L Tidsrespons til reaktive

Detaljer

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring

Detaljer

Formelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG

Formelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG 1 Formelsamling INF3400 Våren 014 Del 1 til 8 YNGVAR BERG I. MOS TRANSISTORER, TABELLENE I - X Formelsamlingen inneholder de mest aktuelle konstanter Tabell II, prosessparametre Tabell III og elektriske

Detaljer

Fakultet for teknologi, kunst og design Teknologiske fag

Fakultet for teknologi, kunst og design Teknologiske fag Fakultet for teknologi, kunst og design Teknologiske fag Ny/utsatt eksamen i: Elektronikk Målform: Bokmål Dato: 2. august 2017 Tid: 3 timer/0900-1200 Antall sider (inkl. forside): 5 (inkludert Vedlegg

Detaljer

Design med ASIC og FPGA (Max kap.7 og 18)

Design med ASIC og FPGA (Max kap.7 og 18) Design med ASIC og FPGA (Max kap.7 og 18) Innhold: Begrensninger/muligheter å ta hensyn til ved FPGA design som en normalt slipper å tenke på med ASIC design. Migrering mellom FPGA og ASIC INF3430 - H10

Detaljer

Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler

Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold Enkle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.

Detaljer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer

Fys2210 Halvlederkomponenter. Kapittel 6 Felteffekt transistorer Fys2210 Halvlederkomponenter Kapittel 6 Felteffekt transistorer Repetisjon Kap. 5 Kontaktpotensial V 0 = kt q ln Deplesjonssone W = Diodeligningen N an d n i 2 2ε(V 0 V) N a + N d q N a N d I = I o e qv/kt

Detaljer

FYS1210 Løsningsforslag Eksamen V2018

FYS1210 Løsningsforslag Eksamen V2018 FYS1210 Løsningsforslag Eksamen V2018 Morgan Kjølerbakken Oppgave 1 Kondensatorer og filtre (totalt 5 poeng) 1 a. Beskrivelse av hvordan kondensatoren lades opp er gitt av differensial likningen V = 1

Detaljer

Digital representasjon

Digital representasjon Digital representasjon Nesten alt elektrisk utstyr i dag inneholder digital elektronikk: PC er, mobiltelefoner, MP3-spillere, DVD/CD-spillere, biler, kjøleskap, TV, fotoapparater, osv osv. Hva betyr digital?

Detaljer

Dagens temaer. Dagens temaer hentes fra kapittel 3 i læreboken. Oppbygging av flip-flop er og latcher. Kort om 2-komplements form

Dagens temaer. Dagens temaer hentes fra kapittel 3 i læreboken. Oppbygging av flip-flop er og latcher. Kort om 2-komplements form Dagens temaer Dagens temaer hentes fra kapittel 3 i læreboken Oppbygging av flip-flop er og latcher Kort om 2-komplements form Binær addisjon/subtraksjon Aritmetisk-logisk enhet (ALU) Demo av Digital Works

Detaljer

MO deller for tidsforsinkelse i logiske porter blir gjennomgått.

MO deller for tidsforsinkelse i logiske porter blir gjennomgått. Del 5: Statisk digital CMOS NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell

Detaljer

Design med ASIC og FPGA (Max kap.7 og 18)

Design med ASIC og FPGA (Max kap.7 og 18) Design med ASIC og FPGA (Max kap.7 og 18) Innhold: Begrensninger/muligheter å ta hensyn til ved FPGA design som en normalt slipper å tenke på med ASIC design. Migrering mellom FPGA og ASIC INF3430 - H12

Detaljer

LØSNINGSFORSLAG TIL EKSAMEN I FY1003 ELEKTRISITET OG MAGNETISME TFY4155 ELEKTROMAGNETISME Onsdag 3. juni 2009 kl

LØSNINGSFORSLAG TIL EKSAMEN I FY1003 ELEKTRISITET OG MAGNETISME TFY4155 ELEKTROMAGNETISME Onsdag 3. juni 2009 kl NORGES TEKNISK- NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR FYSIKK Faglig kontakt under eksamen: Jon Andreas Støvneng Telefon: 73 59 36 63 / 45 45 55 33 LØSNINGSFORSLAG TIL EKSAMEN I FY003 ELEKTRISITET

Detaljer

Intel Core i7. Omid Mirmotahari 4

Intel Core i7. Omid Mirmotahari 4 INF2270 Pipeline Hovedpunkter Oppsummering av én-sykel implementasjon Forbedring av én-sykel designet Introduksjon til pipelining Oppbygning av datapath med pipelining Intel Core i7 Omid Mirmotahari 4

Detaljer

LØSNINGSFORSLAG 2006

LØSNINGSFORSLAG 2006 LØSNINGSFORSLAG 2006 Side 1 Oppgave 1), vekt 12.5% 1a) Bruk Karnaughdiagram for å forenkle følgende funksjon: Y = a b c d + a b c d + a b cd + a bc d + a bc d + ab c d + ab cd ab cd 00 01 11 10 00 1 1

Detaljer

IN1020. Datamaskinarkitektur

IN1020. Datamaskinarkitektur IN1020 Datamaskinarkitektur Hovedpunkter Von Neumann Arkitektur BUS Pipeline Hazarder Intel Core i7 Omid Mirmotahari 4 Von Neumann Arkitektur John von Neumann publiserte i 1945 en model for datamaskin

Detaljer

Del 10: Sekvensielle kretser YNGVAR BERG

Del 10: Sekvensielle kretser YNGVAR BERG el 10: Sekvensielle kretser YNGVAR BERG I. Innhold Grunnleggende problematikk ved sekvensiering blir gjennomgått. Sekvenseringsmetoder med vipper, tofase transparente latcher og latcher som styres av klokkepulser

Detaljer

INF3430/4431. Kretsteknologier Max. kap. 3

INF3430/4431. Kretsteknologier Max. kap. 3 INF3430/4431 Kretsteknologier Max. kap. 3 Kretsteknologier (Max. kap. 3) Programmerbar logikk kretser (PLD): Simple Programmable Logic Device (SPLD) Complex Programmable Logic Devices (CPLD) Field Programmable

Detaljer

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1 Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar

Detaljer

Forelesning 6. Sekvensiell logikk

Forelesning 6. Sekvensiell logikk Forelesning 6 Sekvensiell logikk Hovedpunkter Låsekretser (latch er) SR latch bygget med NOR S R latch bygget med NAN latch Flip-Flops Master-slave flip-flop JK flip-flop T flip-flop 2 efinisjoner Kombinatorisk

Detaljer

Institiutt for informatikk og e-læring, NTNU Kontrollenheten Geir Ove Rosvold 4. januar 2016 Opphavsrett: Forfatter og Stiftelsen TISIP

Institiutt for informatikk og e-læring, NTNU Kontrollenheten Geir Ove Rosvold 4. januar 2016 Opphavsrett: Forfatter og Stiftelsen TISIP Geir Ove Rosvold 4. januar 2016 Opphavsrett: Forfatter og Stiftelsen TISIP Resymé: I denne leksjonen ser vi på kontrollenheten. s funksjon diskuteres, og vi ser på de to måtene en kontrollenhet kan bygges

Detaljer

I dag. Minne typar Minne mot bussar (fysisk grensesnitt generelt) Meir buss

I dag. Minne typar Minne mot bussar (fysisk grensesnitt generelt) Meir buss 1 I dag Minne typar Minne mot bussar (fysisk grensesnitt generelt) Meir buss 2 3 Lagerhierarki 4 Minne type: Aksess 5 Minne type: Aksess Synkron / Asynkron Synkron Inn/ut lesing av data følgjer klokka

Detaljer

IN troduksjon til CMOS fabrikasjonsprosess. Stick diagrammer

IN troduksjon til CMOS fabrikasjonsprosess. Stick diagrammer Del 7: CMOS fabrikasjonsprosess og utleggsregler YNGVAR BERG I. Innhold IN troduksjon til CMOS fabrikasjonsprosess. Stick diagrammer og utlegg av inverter blir gjennomgått. CMOS prosesser og fremtilling

Detaljer

TDT4160 OG IT2201 DATAMASKINER GRUNNKURS EKSAMEN

TDT4160 OG IT2201 DATAMASKINER GRUNNKURS EKSAMEN Norwegian University of Science and Technology Faculty of Information Technology, Mathematics and Electrical Engineering The Department of Computer and Information Science TDT4160 OG IT2201 DATAMASKINER

Detaljer

Forelesning nr.8 INF 1411 Elektroniske systemer. Dioder

Forelesning nr.8 INF 1411 Elektroniske systemer. Dioder Forelesning nr.8 INF 1411 Elektroniske systemer Dioder Dagens temaer Dioder Halvlederfysikk Ulike typer halvledere og ladningsbærere Diodekarakteristikker Likerettere og strømforsyninger Spesialdioder

Detaljer

INF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS

INF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS INF34 Del Teori og oppgaver Grunnleggende Digial CMOS INF34 Grunnleggende digial CMOS Transisor som bryer CMOS sår for Complemenary Meal On Semiconducor. I CMOS eknologi er de o komplemenære ransisorer,

Detaljer

INF1400 Kap 1. Digital representasjon og digitale porter

INF1400 Kap 1. Digital representasjon og digitale porter INF4 Kap Digital representasjon og digitale porter Hovedpunkter Desimale / binære tall Digital hardware-representasjon Binær koding av bokstaver og lyd Boolsk algebra Digitale byggeblokker / sannhetstabell

Detaljer

Forelesning nr.8 INF 1410

Forelesning nr.8 INF 1410 Forelesning nr.8 INF 4 C og kretser 2.3. INF 4 Oversikt dagens temaer inearitet Opampkretser i C- og -kretser med kondensatorer Naturlig respons for - og C-kretser Eksponensiell respons 2.3. INF 4 2 Node

Detaljer

Fakultet for teknologi, kunst og design Teknologiske fag

Fakultet for teknologi, kunst og design Teknologiske fag Fakultet for teknologi, kunst og design Teknologiske fag Eksamen i: Elektronikk Målform: Bokmål Dato: 24. mai 2016 Tid: 0900-1200 Antall sider (inkl. forside): 5 (inkludert Vedlegg 1 side) Antall oppgaver:

Detaljer

Forelesning nr.6 INF Operasjonsforsterker Fysiske karakteristikker og praktiske anvendelser

Forelesning nr.6 INF Operasjonsforsterker Fysiske karakteristikker og praktiske anvendelser Forelesning nr.6 INF 1410 Operasjonsforsterker Fysiske karakteristikker og praktiske anendelser Oersikt dagens temaer Kretsekialent for opamp Fysiske begrensinger Common-mode rejection Komparatorer Metning

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO Eksamen i: UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet INF1400 Digital teknologi Eksamensdag: 29. november 2011 Tid for eksamen: Vedlegg: Tillatte hjelpemidler: Oppgavesettet er på

Detaljer

TR ansistormodellen utvides med en modell for strøm i

TR ansistormodellen utvides med en modell for strøm i el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekasjemodeller

Detaljer