Tips og triks til INF3400

Størrelse: px
Begynne med side:

Download "Tips og triks til INF3400"

Transkript

1 Tips og triks til INF3400 Joakim S. Hovlandsvåg <joakimsh> 11. desember Opp- og nedtrekk - kap1 Ved inverterte formlar gjeld følgande: i nedtrekk blir ei seriekobling, opptrekk får parallellkobling + i nedtrekk blir ei parallellkoblign, opptrekk får seriekobling 2 Transistorkarakteristikkar 2.1 Førsteordensmodellering - kap2 og oblig1 Av: Når V gs < V t : I ds = 0 Lineær: Når V gs > V t, 0 < V ds < V dsat (= V gs V t ): ( I ds = β V gs V t V ) ds V ds 2 Metning: Når V gs > V t, V ds > V dsat = V gs V t : I ds = β 2 (V gs V t ) 2 β = µc ox W L (C ox står det om under Kapasitans (del 7 på side 5)) 2.2 Utvida transistormodell - kap3 og oblig3 Med redusert kanallengde ved metning. Lineær: Av: I ds = 0 I ds = β ( V gs V t V ) ds V ds (1 + λ n V ds ) 2 Metning: I ds = β 2 (V gs V t ) 2 (1 + λ n V ds ) 1

2 2.3 Med hastighetsmetning - kap4 delviii og oblig4 Av: I ds = 0 Lineær: β I ds = P c 2 (V gs V t ) α V ds V dsat Metning: β I ds = P c 2 (V gs V t ) α Obs: V dsat = P v (V gs V t ) α 2 V dsat er i dette tilfellet endra, P c, α og P v skal vere oppgitt. Kan slå denne formelen sammen med kanalforkortingsformelen, sjå kap4, siste side. 3 Tidsforsinking - kap4 Falltida: frå 80% av V dd til 20%. Stigetida: frå 20% av V dd til 80%. Tidsforsinkinga: frå U inn = 50% til U ut = 50%, dette uttrykkast óg som t = RC. Parasittisk tidsforsinking er uten ekstern last, dvs. berre avh. av diffusjonskapasitansar i sjølve porten. t = RC R er det viktigaste elementet for å dimensjonere opp- og nedtrekket, så berekn slik at R n = R p. R bør vere lik 1, men kan minskast - får då ein kjappare krets. (Ulemper?) Berekn deretter C, og rekn ut t = RC. For transistorar med breidda k: R n = R k C n = kc R p = 2R k C p = kc Fordi µ n 2µ p (mobiliteten - elektron er kjappare enn hol). Obs: denne faktoren kan vere vesentlig større i moderne prosessar, så hugs å sei i oppgava at du går utfrå at µ n = 2µ p. Enhetstransistoren er standard transistor med breidda k = 1 og minimum lengd, som gir C inn = 3C g. Når ein transistor skal bære omvendt signal av kva den er berekna på (0 for pmos og 1 for nmos) kan ein doble R gjennom den - gjeld spesielt for passtransistorar. Husk at R er drain source motstand. Om ein ikkje får oppgitt fleire verdiar rundt R, kan ein sei at R = 3kΩ. 3.1 Enkel RCmodell - kap4 del VI og VII Alle aktive C og R summerast ganske enkelt saman til ein R eff og ein C diff. 2

3 3.2 Elmore forsinkingsmodell - kap5 Elmore er liberalt estimat av tidsforsinking (i forhold til RC-modellen). Figur 6 i Teorinotat Del 5 (på side 2) gir eit greit døme på forskjellen mellom RCmodellen og Elmore. N i N i t pd = C i R j = C i i=1 j=1 (enkelt forklart betyr dette at for kvar C i ein er på, går ein tilbake og adderere alle forrige R j ). 3.3 Ein til forsinkingsmodell? Det skulle vel vere ein til? 4 Effort f - kap6 (og 5) i=1 t pd = d τ = (gh + p)τ j=1 der τ er standard R C og d er normalisert tidsforsinking. Normalisert tidsforsinking kan skrivast som R j d = f + p der f = gh der f er effort tidsforsinking, p parasittisk tidsforsinking (uten ekstern last), g er logisk effort, og h er kapasativ fanout?. Normalisert kjedeforsinkelse er der D = d i = D F + P D F = f i og P = p i Kjeden si totale effort tidsforsinking kan skrivast på to måtar: F = g i h i eller F = GHB der B er forgreiningseffort og er forholdet mellom portane sin totale kapasitans og kapasitansen som er utrekna i kjeden: B = b i der b = C p + C av C p der C p er portane som er med i G og H, og C av er ikkje med. Minimum kjedeforsinking finn ein med: der f er den optimale port efforten: D = N f + P f = f i = g i h i = F 1/N og N er antal portar i kretsen. For framgangsmåte er lista i kap6, del IV - Oppsummering av logisk effort bra. 3

4 Port n Inverter 1 NAND n NOR n Tristate n Tabell 1: Parasittisk tidsforsinking (relativt til inverter, men bruk verdiane for p) Parasittisk tidsforsinking Den parasittiske tidsforsinkinga har eg ikkje funne ein formel for (som stemmer med både fasit og teori), så verdiar er i Tabell 1. Portar sin p skal summerast for å få P. 4.1 Elektrisk effort (C h og/eller h) Elektrisk effort, eller fanout, C h = h = C ekstern C inngang Kan av og til skrivast som h aleine, så kan lett forvekslast med kapasativ fanout. Pass på. Kjeder av portar gir til saman elektrisk effort H = C ekstern C inngang der C ekstern er lastkapasitansen og C inngang er første kapasitansen ein møter på inni kretsen. 4.2 Logisk effort (g) Eit mål for kompleksiteten til ein logisk port, og definerast som forholdet mellom portens C inn og ein enhetsinverter (med C inn = 3 og logisk effort g enh = 3 3 = 1). Dvs. at g = C inn C enh Obs: enhetsinverteren sin kapasitans C enh er ikkje nødvendigvis alltid 3. Om porten kan levere meir straum ut (dvs. større W) har enhetsinverteren tilsvarande større C. NANDportar har g = n+2 3 og NORportar g = 2n+1 3, der n er antal inngangar. Kjeder av portar får til saman logisk effort G = g i 4

5 5 Dynamisk CMOS Dynamiske portar/kretsar har av og til tilstandar der utgangen ikkje drivast, så treng då å genererast ofte (klokkesignal synkroniserer då dynamiske kretsar). Er klokkepulsen berre precharge, eller har den dobbel betydning, eller er den av og til ikkje precharge i dynamisk CMOS? Klokkepulsen i footed dynamisk inverter er jo der berre for prechargen sin del (den ladar opp utgangssignalet om det skal vere 1), men ei ein-fase-vippe treng jo ein enable-funksjon, men har berre ein klokkepuls. 6 Body effekt - kap3 del VIII Dersom source ikkje får samme spenning som V DD eller GND, dvs. source-bulkspenning V sb, vil dette påvirke transistorstrømmen. Meir direkte vil den endre V t : ( V tn = V tn0 + γ Φs + V sb ) Φ s der V tn0 er terskelspenning når V sb = 0. Om γ og Φ ikkje er oppgitt, sjå kap3, del VIII for formlar. Bodyeffekten gir spesielt utslag i passtransistorar, sjå kap3 del IX. 7 Kapasitans Kapasitansar tilkobla GND og V dd vil ikkje påvirke tidskonstanten, og utelukkast frå berekningane. Hugs å ta med drain-kapasitansane som er nærast midtpunktet Y (utgangen) hos motsatt opp/nedtrekk. Desse er alltid i funksjon. 7.1 Gatekapasitans - kap2 del VI C g = ɛ ox W L C ox = ɛ ox = 3.9ɛ 0 = C ox W L = F m er ofte oppgitt i Ångstrøm der 1 Å= m => 10Å= 1nm. Kan gjere denne formelen lettare å bruke i utrekningar med ulike breidder W (sidan L som oftast er fast minimumsverdi): C g = C permicron W C permicron = C ox L Obs: Grunna overlappskapasitansar endrar C g verdi etter kva område den opererer i, men grovt sett berre i metning: C g = 2 3 C 0 (C 0 er ubiasert (vanlig) C g ). I tillegg vil C g endre seg ved endring på inngangane (sjå kap4 del IV). 5

6 Figur 1: Geometri for diffusjonsområder Gate source kapasitans - kap5 del IX Transistorar der source ikkje er tilkobla faste spenningspunkt (td. V DD eller GND), vil i tillegg til gate- og diffusjonskapasitans også ha ein gate source kapasitans - inkluder denne med dei interne kapasitansane, har samme C-verdi som diff.kap (ifølge fig. 16 i del IX). 7.2 Diffusjonskapasitans - kap4 Diffusjonsområde kan ofte slåast saman - ein sparer C - har då berre diff.kap. til eitt diff.område, men husk å gje beskjed om kva ein gjer i oppgava. Diffusjonskapasitansane heiter C sb (source - bulk) og C bd (body - drain), og har som oftast samme verdiar: C sb = C bd = W D C jbs + (2W + 2D) C jbssw der W er transistorbreidda, D er lengda på diffusjonsområdet (sjå Figur 1), og C jbs og C jbssw er prosessavhengige og som oftast oppgitt (om dei ikkje er direkte oppgitt, fins det formlar i kap4, del V). 8 Utlegg Det ligg allereie eit positivt dopa substrat på den svarte overflata, så det treng ein ikkje legge ut. Bruk berre laga som heiter drw (eigentleg dg ifølge video frå forrige versjon) For 90nm er minstekravet 0.005µm, så x- og y-displayet må vere ein multippel av dette (vanlegvis 0.01?) 9 Usorterte tips Tips: når du ser motsandsekvivalentar av typen R = (...) 1 : gjer om til konduktans, mykje kjappare og lettare å rekne på! 6

7 9.1 Bootstrapping - kap5 del X Ved kapasative koblingar mellom inngang og utgang kan ein få spenningar til å dras over V DD. 7

Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen.

Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. Eksamen Vår 2006 INF400 INF400 Eksamen vår 2006 0.06. /9 Oppgave a Gitt funksjonen Y (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. INF400 Eksamen vår

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: Oppgavesettet er på 7 sider. Vedlegg: Tillatte hjelpemidler: Løsningsforslag Digital mikroelektronikk Ingen Alle trykte

Detaljer

PENSUM INF spring 2013

PENSUM INF spring 2013 PENSUM INF3400 - spring 2013 Contents 1 Kjede med porter 2 1.1 Logisk effort for portene....................................... 2 1.2 Kritisk signalvei........................................... 2 1.3

Detaljer

Del 5: Statisk digital CMOS

Del 5: Statisk digital CMOS Del 5: Statisk digital CMOS NGVR ERG I. Innhold Modeller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell gjennomgått.

Detaljer

Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler

Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold Enkle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.

Detaljer

Formelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG

Formelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG 1 Formelsamling INF3400 Våren 014 Del 1 til 8 YNGVAR BERG I. MOS TRANSISTORER, TABELLENE I - X Formelsamlingen inneholder de mest aktuelle konstanter Tabell II, prosessparametre Tabell III og elektriske

Detaljer

MO deller for tidsforsinkelse i logiske porter blir gjennomgått.

MO deller for tidsforsinkelse i logiske porter blir gjennomgått. Del 5: Statisk digital CMOS NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF3400 Digital mikroelektronikk Eksamensdag: 10. juni 2011 Tid for eksamen: 9.00 13.00 Oppgavesettet er på 5 sider. Vedlegg:

Detaljer

EN kle modeller for MOS transistor kapasitanser gjennomgås,

EN kle modeller for MOS transistor kapasitanser gjennomgås, Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: IN3400 igital mikroelektronikk ksamensdag: 1. juni 013 Tid for eksamen: 09.00 13.00 Oppgavesettet er på 6 sider. Vedlegg: Ingen Tillatte

Detaljer

Løsningsforslag DEL1 og 2 INF3400/4400

Løsningsforslag DEL1 og 2 INF3400/4400 Løsningsforslag L og 2 INF3400/4400 NGVR RG. Oppgave.3 I. Oppgaver Tegn en MOS 4-inngangs NOR port på transistor nivå.. Løsningsforslag 0 0 0 0 0 0 0 Fig. 2. NOR port med fire innganger. Fig.. To-inngangs

Detaljer

Løsningsforslag DEL1 og 2 INF3400/4400

Løsningsforslag DEL1 og 2 INF3400/4400 Løsningsforslag L1 og 2 INF3400/4400 NGVR RG I. Oppgaver. Oppgave 1.3 Tegn en MOS 4-inngangs NOR port på transistor nivå..1 Løsningsforslag 0 0 1 0 1 0 11 0 1 0 0 Fig. 2. NOR port med fire innganger. Fig.

Detaljer

MO deller for tidsforsinkelse i logiske porter blir gjennomgått.

MO deller for tidsforsinkelse i logiske porter blir gjennomgått. Del 5: Statisk digital CMOS 1 NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell

Detaljer

EN kle modeller for MOS transistor kapasitanser gjennomgås,

EN kle modeller for MOS transistor kapasitanser gjennomgås, Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffudjonskapasitanser.

Detaljer

Del 9: Dynamisk CMOS

Del 9: Dynamisk CMOS Del 9: Dynamisk CMOS NGVR ERG I. Innhold Dynamiske retser blir gjennomgått. Problemer med dynamiske kretser diskuteres. Domino logikk og dual-rail domino logikk blir presentert. Problemer med ladningsdeling

Detaljer

Del 6: Tidsforsinkelse i logiske kjeder

Del 6: Tidsforsinkelse i logiske kjeder el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold Tidsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold Vi ser på CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken.

Detaljer

CMOS inverter DC karakteristikker og hvordan transistorstørrelser

CMOS inverter DC karakteristikker og hvordan transistorstørrelser Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS INVERTER DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon

Detaljer

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: INF400 igital mikroelektronikk ksamensdag: 11. juni 2008 Tid for eksamen: Oppgavesettet er på 5 sider. Vedlegg: Ingen Tillatte hjelpemidler:

Detaljer

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CM OS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristiken. Definsisjon

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG INF/ Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 6 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Gjennomføring Teori, eksempler og oppgaver knyttet til DEL 8 (og DEL blir gjennomgått

Detaljer

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39 IN 4 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 5/9-00 uke 39 ) Skisser en standard CMOS inverter. Anta ßnßp. Tegn opp noen drain-source karakteristikker for begge transistorene. Bytt ut Vds og

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 8

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 8 INF Digital Mikroelektronikk Løsningsforslag DEL 8 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Oppgaver. Oppgave. Finn strømlekkasje i svak inversjon i en inverter ved romtemperatur når inngangen

Detaljer

Obligatorisk oppgave 4 i INF4400 for Jan Erik Ramstad

Obligatorisk oppgave 4 i INF4400 for Jan Erik Ramstad Obligatoris oppgave i INF for Jan Eri Ramstad Jan Eri Ramstad Institutt for Informati Universitetet i Oslo janera@fys.uio.no. Mars6 6. april Bagrunn Worst case transient simulering NAND port Oppgave I

Detaljer

TI dsforsinkelse i kjeder med logiske porter. Beregning av

TI dsforsinkelse i kjeder med logiske porter. Beregning av el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold TI dsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære

Detaljer

Obligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad

Obligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad Obligatorisk oppgave i INF44 for Jan Erik Ramstad Jan Erik Ramstad Institutt for Informatikk Universitetet i Oslo janera@fys.uio.no 5. februar 6.5 DC karakteristikk for en inverter.5 Vut (V).5 4 Bakgrunn

Detaljer

Forelesning 8. CMOS teknologi

Forelesning 8. CMOS teknologi Forelesning 8 CMOS teknologi Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder Designeksempler (Cadence) 2 Halvledere (semiconductors) 3 I vanlig

Detaljer

INF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss

INF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. 4.6 Wire Engineering 4.7 Design Margins INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal og lavt effektforbruk

Detaljer

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36

IN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 IN 41 VLI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 1) Beregn forsterknings faktoren ß for en nmofet fabrikkert i en prosess med: µ = 600cm/V s (Elektronmobilitet for n-dopet materiale) ε = 5

Detaljer

Konstruksjon av gode ledninger

Konstruksjon av gode ledninger 4.6 Wire Engineering 4.7 Design Margins INF3400 Del 14 Øivind NæssN INF3400/4400 våren Design av ledere og design marginer 1/25 Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal

Detaljer

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 YNGVA BEG A. Forsinkelse i interkonnekt Gitt en 3mm lang og 0.4µm bred leder i metall 2 i en 180nm prosess med egenmotstand 0.04Ω/ og

Detaljer

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007 INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 3 Våren 2007 YNGVA BEG I. Del 3 A. Eksamensoppgave 2005 Hvorfor trengs buffere (repeaters) for å drive signaler over en viss avstand? Hvilke metallag

Detaljer

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og

GJ ennomgang av CMOS prosess, tverrsnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tverrsnitt av nmos og MOS transistor og tverrsnitt av CMOS inverter. Enkel forklaring

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG Side av 8 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen

Detaljer

INF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss

INF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Avansert CMOS INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect Interconnect -skalering 4.9.3 Teknologi

Detaljer

Forelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer

Forelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Dagens temaer er hentet fra

Detaljer

GJ ennomgang av CMOS prosess, tversnitt av nmos- og

GJ ennomgang av CMOS prosess, tversnitt av nmos- og Del : Enkel elektrisk transistor modell og introduksjon til CMOS rosess YNGVAR BERG I. Innhold GJ ennomgang av CMOS rosess, tversnitt av nmos og MOS og tverrsnitt av CMOS inverter. Enkel forklaring å begreer

Detaljer

TR ansistormodellen utvides med en modell for strøm i

TR ansistormodellen utvides med en modell for strøm i el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekasjemodeller

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG Side av 8 NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen

Detaljer

TR ansistormodellen utvides med en modell for strøm i svak

TR ansistormodellen utvides med en modell for strøm i svak el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekkasjemodeller

Detaljer

TFE4101 Krets- og Digitalteknikk Høst 2016

TFE4101 Krets- og Digitalteknikk Høst 2016 Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 5 Boolske funksjoner, algebraisk forenkling av

Detaljer

Oversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap

Oversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap Avansert CMOS INF3400 Del 15 Øivind NæssN INF3400 Del 15 18.05. 1/30 Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect -skalering 4.9.3 Teknologi roadmap 4.9.4 Design-påvirkninger 5.4.1

Detaljer

KONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.

KONVENSJONELLE latcher og vipper i CMOS blir gjennomgått. el 11: Latcher og vipper 1 NGVAR BERG I. Innhold KONVENSJONELLE latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser og klokkepulser blir diskutert. Lacher og vipper med, og able

Detaljer

Z L Z o Z L Z Z nl + 1 = = =

Z L Z o Z L Z Z nl + 1 = = = SMITHDIAGRAM Bilineær transformasjon fra Zplanet (impedans) til Γplanet (refleksjonsfaktor) Γ Z L Z o Z L Z 0 1 Z L Z 0 Z L Z 0 1 Z nl 1 Z nl 1 Zplanet Im Γplanet Im Re Re AO 00V 1 SMITHDIAGRAM Γplanet

Detaljer

Forelesning nr.10 INF 1411 Elektroniske systemer

Forelesning nr.10 INF 1411 Elektroniske systemer Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer 1 Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Feedback-oscillatorer Dagens

Detaljer

INF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007

INF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007 INF34/44 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 27 YNGVAR BERG Del 15: Avansert CMOS I. DEL 15 II. Oppgaver A. Hvordan er fremtiden for CMOS? A.1 Løsningsforslag Teori Det har i

Detaljer

Forelesning nr.9 INF 1411 Elektroniske systemer. Transistorer MOSFET Strømforsyning

Forelesning nr.9 INF 1411 Elektroniske systemer. Transistorer MOSFET Strømforsyning Forelesning nr.9 INF 1411 Elektroniske systemer Transistorer MOSFET Strømforsyning Dagens temaer Radiorør Transistorer Moores lov Bipolare transistorer Felteffekttransistorer Digitale kretser: AND, OR

Detaljer

FYS1210. Repetisjon 2 11/05/2015. Bipolar Junction Transistor (BJT)

FYS1210. Repetisjon 2 11/05/2015. Bipolar Junction Transistor (BJT) FYS1210 Repetisjon 2 11/05/2015 Bipolar Junction Transistor (BJT) Sentralt: Forsterkning Forsterkning er et forhold mellom inngang og utgang. 1. Spenningsforsterkning: 2. Strømforsterkning: 3. Effektforsterkning

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 9

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 9 IF00 Digital Mikroelektroikk Løsigsforslag DEL 9 I. Oppgaver. Oppgave 6.7 Teg trasistorskjema for dyamisk footed igags D og O porter. gi bredde på trasistoree. va blir logisk effort for portee?. Løsigsforslag

Detaljer

Del 15: Avansert CMOS YNGVAR BERG

Del 15: Avansert CMOS YNGVAR BERG Del 15: Avansert CMOS YNGVAR BERG I. Innhold Alle henvisninger til figurer er relevant for Weste & Harris [1]. 1. Innhold. 2. Skalering. Kapittel 4.9 side 245-246. 3. Transistorskalering. Kapittel 4.9.1

Detaljer

INF1400. Digital teknologi. Joakim Myrvoll 2014

INF1400. Digital teknologi. Joakim Myrvoll 2014 INF1400 Digital teknologi Joakim Myrvoll 2014 Innhold 1 Forenkling av funksjonsuttrykk 3 1.1 Huntingtons postulater......................................... 3 1.2 DeMorgans...............................................

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 12

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 12 INF3400 Digital Mikroelektronikk øsningsorslag DE 12 NGVR ERG I. DE 12 Del 12 og 13: Passtransistor- og dierensiell MO logikk. II. Oppgaver Tegn sjematikk or en 4:1 multiplekser med innganger,, og, og

Detaljer

Rapport laboratorieøving 2 RC-krets. Thomas L Falch, Jørgen Faret Gruppe 225

Rapport laboratorieøving 2 RC-krets. Thomas L Falch, Jørgen Faret Gruppe 225 Rapport laboratorieøving 2 RC-krets Thomas L Falch, Jørgen Faret Gruppe 225 Utført: 12. februar 2010, Levert: 26. april 2010 Rapport laboratorieøving 2 RC-krets Sammendrag En RC-krets er en seriekobling

Detaljer

Lab 1 i INF3410. Prelab: Gruppe 5

Lab 1 i INF3410. Prelab: Gruppe 5 Lab 1 i INF3410 Prelab: a) EKV modellen ble modellert i Matlab, der EKV.m er brukes til å lage en funksjon av drainsource strømmen. Reverse bias strøm trekkes i fra forward bias strøm, noe som danner grunnlaget

Detaljer

Løsningsforslag til 1. del av Del - EKSAMEN

Løsningsforslag til 1. del av Del - EKSAMEN Løsningsforslag til 1. del av Del - EKSAMEN Emnekode: ITD13012 Emne: Datateknikk Dato: 27. November 2012 Eksamenstid: kl 9:00 til kl 12:00 Hjelpemidler: 4 sider (A4) (2 ark) med egne notater. Ikke-kummuniserende

Detaljer

CMOS med transmisjonsporter blir presentert, herunder

CMOS med transmisjonsporter blir presentert, herunder Del 12: Passtransistor- og dierensiell CMO logikk NGVR ERG I. Innhold CMO med transmisjonsporter blir presentert, herunder komplementær pass transistor logikk (CP), lean integration med pass transistorer

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Mandag 4. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Mandag 4. august Tid. Kl LØSNINGSFORSLAG NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44 93 / 902 08 317

Detaljer

Dagens temaer. Dagens temaer hentes fra kapittel 3 i læreboken. Oppbygging av flip-flop er og latcher. Kort om 2-komplements form

Dagens temaer. Dagens temaer hentes fra kapittel 3 i læreboken. Oppbygging av flip-flop er og latcher. Kort om 2-komplements form Dagens temaer Dagens temaer hentes fra kapittel 3 i læreboken Oppbygging av flip-flop er og latcher Kort om 2-komplements form Binær addisjon/subtraksjon Aritmetisk-logisk enhet (ALU) Demo av Digital Works

Detaljer

Kondensator. Symbol. Lindem 22. jan. 2012

Kondensator. Symbol. Lindem 22. jan. 2012 UKE 5 Kondensatorer, kap. 12, s. 364-382 RC kretser, kap. 13, s. 389-413 Frekvensfilter, kap. 15, s. 462-500 og kap. 16, s. 510-528 Spoler, kap. 10, s. 289-304 1 Kondensator Lindem 22. jan. 2012 Kondensator

Detaljer

INF 5460 Elektrisk støy beregning og mottiltak

INF 5460 Elektrisk støy beregning og mottiltak INF 5460 Elektrisk støy beregning og mottiltak Obligatorisk oppgave nummer 3. Frist for levering: 30 April (kl 23:59). Vurderingsform: Godkjent/Ikke godkjent. Oppgavene leveres på individuell basis. Oppgavene

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Mandag 4. august Tid. Kl LØSNINGSFORSLAG

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Mandag 4. august Tid. Kl LØSNINGSFORSLAG NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 / 92 8 37 i emne

Detaljer

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1 Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar

Detaljer

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG Side 1 av 17 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44

Detaljer

CMOS med transmisjonsporter blir presentert, herunder

CMOS med transmisjonsporter blir presentert, herunder Del 12: Passtransistor- og dierensiell CMO logikk NGVR ERG I. Innhold CMO med transmisjonsporter blir presentert, herunder komplementær pass transistor logikk (CP), lean integration med pass transistorer

Detaljer

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 11 Latcher og vipper

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 11 Latcher og vipper INF3400 igital Mikroelektronikk Løsningsforslag EL 11 er og vipper NGVAR BERG I. Oppgaver A. Forklar hvordan en statisk latch virker A.1 Løsningsforslag Teori Fig. 3. ynamisk latch med transmisjonsport

Detaljer

VEILEDNING TIL LABORATORIEØVELSE NR 8

VEILEDNING TIL LABORATORIEØVELSE NR 8 VEILEDNING TIL LABORATORIEØVELSE NR 8 «DIGITALVOLTMETER» FY-IN 204 Revidert utgave 98-03-05 Veiledning FY-IN 204 : Oppgave 8 8 Digital voltmeter Litteratur: Skjema på fig. 1, Millmann side 717-720 Oppgave:

Detaljer

FYS1210 Løsningsforslag Eksamen V2017

FYS1210 Løsningsforslag Eksamen V2017 FYS1210 Løsningsforslag Eksamen V2017 Oppgave 1 1 a. Doping er en prosess hvor vi forurenser rent (intrinsic) halvleder material ved å tilsette trivalente (grunnstoff med 3 elektroner i valensbåndet) og

Detaljer

Lab 3: AC og filtere - Del 1

Lab 3: AC og filtere - Del 1 Lab 3: AC og filtere - Del 1 Lab 3 er på mange måter en fortsettelse av Lab 2 hvor det skal simuleres og måles på en krets bestående av motstander og kondensatorer. Vi skal se på hvordan en kondensator

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK Side av 9 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen

Detaljer

Repetisjon. Sentrale temaer i kurset som er relevante for eksamen (Eksamen kan inneholde stoff som ikke er nevnt her)

Repetisjon. Sentrale temaer i kurset som er relevante for eksamen (Eksamen kan inneholde stoff som ikke er nevnt her) Repetisjon Sentrale temaer i kurset som er relevante for eksamen (Eksamen kan inneholde stoff som ikke er nevnt her) Hovedpunkter Pensumoversikt Gjennomgang av sentrale deler av pensum Div informasjon

Detaljer

Del 11: Latcher og vipper

Del 11: Latcher og vipper el 11: Latcher og vipper NGVAR BERG I. Innhold Konvsjonelle latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser blir diskutert. Lacher og vipper med, og able blir prestert. Latcher

Detaljer

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Dagens temaer! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture! Enkoder/demultiplekser (avslutte fra forrige gang)! Kort repetisjon 2-komplements form! Binær addisjon/subtraksjon!

Detaljer

EKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK

EKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK Side 1 av 13 INSTITUTT FOR ELEKTRONIKK OG TELEKOMMUNIKASJON EKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK Faglig kontakt: Peter Svensson (1 3.5) / Kjetil Svarstad (3.6 4) Tlf.: 995 72 470 / 458 54 333

Detaljer

Forelesning 6. Sekvensiell logikk

Forelesning 6. Sekvensiell logikk Forelesning 6 Sekvensiell logikk Hovedpunkter Låsekretser (latch er) SR latch bygget med NOR S R latch bygget med NAN latch Flip-Flops Master-slave flip-flop JK flip-flop T flip-flop 2 efinisjoner Kombinatorisk

Detaljer

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1

Fasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1 Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar

Detaljer

Figur 1: Pulsbredderegulator [1].

Figur 1: Pulsbredderegulator [1]. Pulsbredderegulator Design og utforming av en pulsbredderegulator Forfatter: Fredrik Ellertsen Versjon: 2 Dato: 24.03.2015 Kontrollert av: Dato: Innhold 1. Innledning 1 2. Mulig løsning 2 3. Realisering

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44 93 / 902 08 317

Detaljer

Forelesning 4. Binær adder m.m.

Forelesning 4. Binær adder m.m. Forelesning 4 Binær adder m.m. Hovedpunkter Binær addisjon 2 er komplement Binær subtraksjon BCD- og GRAY-code Binær adder Halv og full adder Flerbitsadder Carry propagation / carry lookahead 2 Binær addisjon

Detaljer

Elektronikk og IT DIGITALTEKNIKK

Elektronikk og IT DIGITALTEKNIKK Elektronikk og IT DIGITALTEKNIKK Oppgave navn: Klokkekrets Lab. oppgave nr.: 2 Dato utført: Protokoll skriver: Klasse: Øvrige gruppedeltagere: Gruppe: Dato godkjent: Skole stempel: Protokollretter: Ved

Detaljer

Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon

Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon Løsningsforslag Obligatorisk oppgave 1 IN241 VLSI-konstruksjon Øyvind Hagen Institutt for informatikk Universitetet i Oslo 23. oktober 2001 1 Innhold 1 Prelab 4 1.1 Implementasjon av Vittoz modellen.................

Detaljer

INF1400. Sekvensiell logikk del 1

INF1400. Sekvensiell logikk del 1 INF1400 Sekvensiell logikk del 1 Hovedpunkter Låsekretser (latch er) SR latch med NOR-porter S R latch med NAND-porter D-latch Flip-flop Master-slave D-flip-flop JK flip-flop T-flip-flop Omid Mirmotahari

Detaljer

Fasit til Eksamen FY-IN 204 våren (avholdt høsten) 1998.

Fasit til Eksamen FY-IN 204 våren (avholdt høsten) 1998. Fasit til ksamen FY-IN 4 åren (aholdt høsten) 1998. Oppgae 1 a) a. V 1,7 olt (asis - emitter spenningen (V ) til en Si-transistor som leder,7olt) b. V,5 -,7 1,8 olt c. Spenningen oer to stk A1,7 * 1,4

Detaljer

INF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS

INF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS INF34 Del Teori og oppgaver Grunnleggende Digial CMOS INF34 Grunnleggende digial CMOS Transisor som bryer CMOS sår for Complemenary Meal On Semiconducor. I CMOS eknologi er de o komplemenære ransisorer,

Detaljer

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG Side av 7 NORGES TEKNISKNATURITENSKAPLIGE UNIERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 7 59 2 2 / 92 87 72 Bjørn B. Larsen 7 59 44 9 Eksamen i emne

Detaljer

UKE 5. Kondensatorer, kap. 12, s RC kretser, kap. 13, s Frekvensfilter, kap. 15, s og kap. 16, s.

UKE 5. Kondensatorer, kap. 12, s RC kretser, kap. 13, s Frekvensfilter, kap. 15, s og kap. 16, s. UKE 5 Kondensatorer, kap. 12, s. 364-382 R kretser, kap. 13, s. 389-413 Frekvensfilter, kap. 15, s. 462-500 og kap. 16, s. 510-528 1 Kondensator Lindem 22. jan. 2012 Kondensator (apacitor) er en komponent

Detaljer

FY1006/TFY Løysing øving 7 1 LØYSING ØVING 7

FY1006/TFY Løysing øving 7 1 LØYSING ØVING 7 FY1006/TFY415 - Løysing øving 7 1 Løysing oppgåve 1 LØYSING ØVING 7 Numerisk løysing av den tidsuavhengige Schrödingerlikninga a) Alle ledda i (1) har sjølvsagt same dimensjon. Ved å dividere likninga

Detaljer

LØSNINGSFORSLAG TIL EKSAMEN I TFY4155 ELEKTROMAGNETISME FY1003 ELEKTRISITET OG MAGNETISME Tirsdag 31. mai 2005 kl

LØSNINGSFORSLAG TIL EKSAMEN I TFY4155 ELEKTROMAGNETISME FY1003 ELEKTRISITET OG MAGNETISME Tirsdag 31. mai 2005 kl NORGES TEKNISK- NATURVITENSKAPEIGE UNIVERSITET INSTITUTT FOR FYSIKK Faglig kontakt under eksamen: Jon Andreas Støvneng Telefon: 73 59 36 63 / 41 43 39 30 ØSNINGSFORSAG TI EKSAMEN I TFY4155 EEKTROMAGNETISME

Detaljer

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 72 Bjørn B. Larsen 73 59 93 / 902 08 37 i emne

Detaljer

INF1400. Sekvensiell logikk del 1

INF1400. Sekvensiell logikk del 1 INF4 Sekvensiell logikk del Hovedpunkter Låsekretser (latch er) SR latch med NOR-porter S R latch med NAN-porter -latch Flip-flop Master-slave -flip-flop JK flip-flop T-flip-flop Omid Mirmotahari 3 efinisjoner

Detaljer

Emnenavn: Datateknikk. Eksamenstid: 3 timer. Faglærer: Robert Roppestad. består av 5 sider inklusiv denne forsiden, samt 1 vedleggside.

Emnenavn: Datateknikk. Eksamenstid: 3 timer. Faglærer: Robert Roppestad. består av 5 sider inklusiv denne forsiden, samt 1 vedleggside. Høgskolen i østfold EKSAMEN Emnekode: ITD13012 Dato: 2.12.2016 Hjelpemidler: To (2) A4-ark (fire sider) med egne notater Hlø-kalkulator som kan lånes under eksamen Emnenavn: Datateknikk Eksamenstid: 3

Detaljer

INF1400. Karnaughdiagram

INF1400. Karnaughdiagram INF4 Karnaughdiagram Hvor er vi Vanskelighetsnivå Binær Porter Karnaugh Kretsdesign Latch og flipflopp Sekvensiell Tilstandsmaskiner Minne Eksamen Tid juleaften Omid Mirmotahari 2 Hva lærte vi forrige

Detaljer

a) Bruk en passende Gaussflate og bestem feltstyrken E i rommet mellom de 2 kuleskallene.

a) Bruk en passende Gaussflate og bestem feltstyrken E i rommet mellom de 2 kuleskallene. Oppgave 1 Bestem løsningen av differensialligningen Oppgave 2 dy dx + y = e x, y(1) = 1 e Du skal beregne en kulekondensator som består av 2 kuleskall av metall med samme sentrum. Det indre skallet har

Detaljer

UNIVERSITETET I OSLO.

UNIVERSITETET I OSLO. UNIVERSITETET I OSLO. Det matematisk - naturvitenskapelige fakultet. Eksamen i : FY-IN 204 / FY108 Eksamensdag : 16 juni 2003 Tid for eksamen : Kl.0900-1500 Oppgavesettet er på 5 sider. Vedlegg : Logaritmepapir

Detaljer

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi

HØGSKOLEN I SØR-TRØNDELAG Avdeling for teknologi HØGSKOLEN SØR-TRØNDELAG Avdeling for teknologi Kandidatnr: Eksamensdato: 0.1.009 Varighet/eksamenstid: Emnekode: 5 timer EDT10T Emnenavn: Elektronikk 1 Klasse(r): EL Studiepoeng: 7,5 Faglærer(e): ngrid

Detaljer

= 10 log{ } = 23 db. Lydtrykket avtar prop. med kvadratet av avstanden, dvs. endring ved øking fra 1 m til 16 m

= 10 log{ } = 23 db. Lydtrykket avtar prop. med kvadratet av avstanden, dvs. endring ved øking fra 1 m til 16 m Løsning eks.2012 Oppgave 1 a) 3) 28 V rms b) 2) 2V c) 2) 95 db. Beregning av SPL i 16 m avstand ved P o = 200 W når 1 W gir 96 db i 1 m avstand: Økning i db SPL når tilført effekt til høyttaleren økes

Detaljer

LØSNINGSFORSLAG 2006

LØSNINGSFORSLAG 2006 LØSNINGSFORSLAG 2006 Side 1 Oppgave 1), vekt 12.5% 1a) Bruk Karnaughdiagram for å forenkle følgende funksjon: Y = a b c d + a b c d + a b cd + a bc d + a bc d + ab c d + ab cd ab cd 00 01 11 10 00 1 1

Detaljer

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK Side 1 av 12 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44

Detaljer