INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 12 og 13 Våren 2006
|
|
- Lillian Thomassen
- 7 år siden
- Visninger:
Transkript
1 INF3400/4400 Digital Mikroelektronikk øsningsorslag DE 12 og 13 Våren 2006 NGVR ERG I. DE 12 og 13 Del 12 og 13: Passtransistor- og dierensiell MO logikk og interkonnekt. II. Oppgaver Tegn sjematikk or en 4:1 multiplekser med innganger,, og, og to selekt signaler 0 og 1, i ølgende logikkstiler: 1. P. 2. EP. 3. DP. 4. EEP. 5. PP. 6. RP. 7. DVPG. 8. tatisk MO..1 øsningsorslag Teori or P Fig. 2. Komplementær pass transistor logikk (P), =0og = 1.(FIG6.51a) Fig. 3. Komplementær pass transistor logikk (P), =1og = 1.(FIG6.51a) Fig. 1. Komplementær pass transistor logikk (P).(FIG6.51a) Komplementær pass transistor logikk (P) er vist i Fig. 1. Vi ser at kretsen minner om MOTG. Inverterne på utgangen er lav skew der nedtrekket er prioritert. P multiplekseren med =0og =1ervistiFig. 2. Hererdettosignalveierra og til henholdsvis og. Vi ser ørst på signalveien ra til via. ignalet går via en nmo transistor til som vil bli trukket helt ned til 0. derimot kan ikke trekkes helt opp til 1 ordi nmo transistoren som orbinder med vil ha et terskelall. pmo transistoren som er koblet til og som har som gate signal vil bidra til å trekke helt opp til 1. P multiplekseren med =1og =1ervistiFig. 3. pmo transistorene koblet til nodene og bidrar til åtrekke enten eller til logisk 1, dvs. i dette tilellet. P kan implementeres uten de to pmo transistorene. En av nodene eller vil da bli trukket helt ned til 0, mens den andre vil bli trukket opp til V DD V t. Denne reduserte logiske 1 vil bli invertert til en skikkelig logisk 0 etter utgangsinverteren. Utgangsinverteren som skal drive til0vildaikkebliskrudd helt på. Dette bidrar ikke bare til orsinkelse, men også tiløkt eektorbruk ordi inngangstransisjonen or utgangsinverteren blir treg. 4:1 P multiplekser 4:1 multiplekser implementert med komplementær pass transistor logikk (P) er vist i Fig. 4. Eksempel på realisering av 4:1 multiplekser implementert med komplementær pass transistor logikk (P) er vist i Fig. 5.
2 Fig. 4. 4:1 multiplekser implementert med komplementær pass transistor logikk (P) Fig. 6. 4:1 multiplekser implementert med komplementær pass transistor logikk (P) Fig. 5. 4:1 multiplekser implementert med komplementær pass transistor logikk (P). Forenklet realisering i av 4:1 multiplekser implementert med komplementær pass transistor logikk (P) er vist i Fig. 6. 4:1 P OR port 2inngangs OR port implementert med komplementær pass transistor logikk (P) er vist i Fig. 7. Fig. 7. Komplementær pass transistor logikk (P) OR port.(fig6.51a) Teori or EP Fig. 8. ean Integration med pass transistorer (EP) (FIG6.47) En lean integration krets med pass transistorer (EP) er vist i Fig. 8. Transmisjonsportene er erstattet med passtransistorer. Node blir presset opp til 1 når utgangen er 0. På denne måten kan vi erstatte to pmo transistorer ved inngangene med en transistor som er styrt ra utgangen. EP multiplekser 4:1 multiplekser implementert med lean integration med pass transistorer (EP) er vist i Fig. 9. EP OR port 2inngangs OR port implementert med lean integration med pass transistorer (EP) er vist i Fig. 10.
3 Fig. 9. 4:1 multiplekser implementert med lean integration med pass transistorer (EP) (FIG6.47) Fig :1 multiplekser implementert med lean integration med pass transistorer (EP) (FIG6.47) Teori or DP Fig :1 multiplekser implementert med dobbel pass transistor logikk (DP). DP OR port En 2inngangs OR port implementert med DP er vist i Fig. 13. Fig. 11. Dobbel pass transistor logikk (DP) (FIG6.47) Dobbel pass transistor logic (DP) er vist i Fig. 11. DP ligner på MOTG,men består av dobbelt sett med transmisjonsporter når vi trenger inverterte utganger i tillegg til ordinære utganger. Kretsen trenger ikke tilbakekobling or å sikre gode logiske verdier. DP multiplekser 4:1 multiplekser implementert med DP er vist i Fig. 12. Vi månå inkludere mer logikk or å kunne anvende kontrollsignalene riktig.
4 Fig. 13. OR port med dobbel pass transistor logikk (DP). Teori or EEP Fig :1 multiplekser implementert med energi eektiv pass transistor logic (EEP). Fig. 14. Energi eektiv pass transistor logic (EEP). (FIG6.47) Energi eektiv pass transistor logikk (EEP) er vist i Fig. 14. pmo transistorene som skal dra nodene eller er ikke koblet til V DD, men istedet koblet til utgangen. Dette betyr økt tidsorsinkelse, men redusert eektorbruk. EEP multiplekser 4:1 multiplekser implementert med energi eektiv pass transistor logic (EEP) er vist i Fig. 15. EEP OR port 2inngangs OR port implementert med energi eektiv pass transistor logic (EEP) er vist i Fig. 16. Fig. 16. OR port implementert med energi eektiv pass transistor logic (EEP). Teori or PP Push-pull pass transistor logikk (PP) er vist i Fig. 17. I dette tilellet er det to nmo pass transistorer og to pmo pass transistorer, der de to komplementære utgangene brukes til å trekke den andre utgangen til riktig verdi. Vi år et terskelall over de to nmo passtransistorene slik at bare kan trekkes opp til V DD V t. Vi ser at når utgangen skal være logisk 1 så vil den andre utgangen være logisk 0. I dette tilellet vil nær null skru på enpmotransistorkobletmeddraintil slik at denne utgangen trekkes helt opp til 1. Tilsvarende vil en utgang nær 1 skru på nmo transistoren med drain koblet til utgangen trekke helt ned til 0.
5 Fig. 17. Push-pull pass transistor logikk (PP). (FIG6.47) PP multiplekser 1+0 4:1 multiplekser implementert med push-pull pass transistor logikk (PP) er vist i Fig PP OR port 2inngangs OR port implementert med push-pull pass transistor logikk (PP) er vist i Fig Fig :1 multiplekser implementert med push-pull pass transistor logikk (PP). Teori or RP ving-restored pass transistor logikk (RP) er vist i Fig. 20. ogikken ligner på EEP, men er enklere. Her er pmo transistorene som bidrar til å trekke nodene og opp til 1 droppet. I stedet bidrar de to krysskoblede inverterne på utgangen til å trekke begge utgangene til skikkelige logiske verdier. RP multiplekser 4:1 multiplekser implementert med sving-restored pass transistor logikk (RP) er vist i Fig. 21. RP OR port 2inngangs OR port implementert med sving-restored pass transistor logikk (RP) er vist i Fig. 22.
6 Fig. 19. OR port implementert med push-pull pass transistor logikk (PP). Fig :1 multiplekser implementert med sving-restored pass transistor logikk (RP). Fig. 20. ving-restored pass transistor logikk (RP). (FIG6.47) Teori or DVPG Dierensiell kaskode spenning svitsj med pass transistor logikk (DVPG) er vist i Fig. 23. ogikken er orholdsvis lik kaskode voltage svitsj logikk (V). Inngangene er koblet til drain/source på transistorer slik at det blir pass transistor logikk i stedet or komplementære nedtrekk som V har. DVPG multiplekser 4:1 multiplekser implementert med dierensiell kaskode spenning svitsj med pass transistor logikk (DVPG) er vist i Fig. 24. DVPG OR port 2inngangs OR port implementert med dierensiell kaskode spenning svitsj med pass transistor logikk (DVPG) er vist i Fig. 25. Fig. 22. OR port implementert med sving-restored pass transistor logikk (RP). tatisk MO multiplekser 4:1 multiplekser implementert med statisk MO er vist i Fig. 26. To alternative implementasjoner i statisk MO er vist i Fig. 27 og 28.
7 Fig. 25. OR port implementert med dierensiell kaskode spenning svitsj med pass transistor logikk (DVPG). Fig. 23. Dierensiell kaskode spenning svitsj med pass transistor logikk (DVPG). (FIG6.47) Fig :1 multiplekser implementert med statisk MO.. Tegn skjematikk or en 3inngangs NND port i ølgende logikkstiler: Fig :1 multiplekser implementert med dierensiell kaskode spenning svitsj med pass transistor logikk (DVPG). tatisk MO OR port tatisk MO OR port er vist i Fig D. 2. ED. 3. D. 4. D. 5. imo..1 øsningsorslag Teori or D ense-ampliier kretser er kretser som orsterker smådier- ensielle signaler til store spenningssving på utgangen. enseampliier kretser brukes ote i hukommelser der bitlinjer ote har stor kapasitiv last 1 og vil deror ha stor orsinkelse og trege transisjoner. Kretser som reagerer påsmåspenningsendringer (transisjoner) vil da kunne reagere raskt når en bitlinje er i erd med åå endret sin verdi. ense-ampliier kretser er utsatt or ladningsdeling som kan påvirke kretsenes utgang ordi kretsen reagerer på små orandringer. Dette påvirker robusthet negativt. ense-amplier kretser er basert på V kretser eller mer presist dual-rail domino logikk som er vist i Fig. 30. Vi kan betrakte sense-ampliier kretser som dual-rail domino logikk med en sense-ampliier or deteksjon og orsterkning av smådier- ensielle spenninger. 1 itlinjene skal typisk drive svært mange transistorer.
8 Fig. 29. OR port implementert med statisk MO. _l _h Fig :1 multiplekser implementert med statisk MO Fig. 30. Dual-rail domino logikk. (FIG6.63) 0 Fig :1 multiplekser implementert med statisk MO. En generisk sense-ampliier krets er vist i Fig. 31 øverst. Den er mest nyttig or komplekse nedtrekk som representerer betydelig parasittisk orsinkelse. Inngangene er dierensielle som eksempelet nederst i Fig. 31 viser. Det vil alltid være slik at bare et av nedtrekkene er PÅ. ample set dierensiell logikk (D) er vist i Fig. 32. Vi ser at D skiller seg ra dual-rail domino logikk ved at D ikke har en ren precharge ase. egg merke til at nmo transistoren som er brukt or å koble de komplementære nedtrekkene til GND er styrt av og ikke som or dual-rail domino logikk. Dette betyr at porten ikke precharger, men sampler. Vi må orutsette at nedtrekkene ikke kan overstyre pmo transistorene som skal trekke både og opp mot V DD eller logisk 1. ample set dierensiell logikk (D) ved sampling er vist i Fig. 33. Vi antar at inngangene er stabile slik at ett av nedtrekkene er PÅ ( i dette eksemplet). Nedtrekket som er PÅ vil orsøke å trekke noden ned til GND eller logisk 0. Vi kan anta at transistorene er dimensjonert slik at noden vil å en spenning som er litt lavere enn V DD, illustrert som stiplet linjer i iguren. ense-ampliier kretsen som har en elles nmo transistor i nedtrekket ned mot GND som er styrt av vil skru av nedtrekkene i sense-ampliieren. Poenget med senseampliiere er å lage et alternativt nedtrekk or nodene og som er mye mer eektivt enn de komplekse nedtrekkene ( og ). Vi ser at porten sampler inngangene slik at en av nodene og blir trukket noe ned ra V DD istedet or å precharges til V DD. I denne samplingsasen er det statisk eektorbruk ordi en av utgangene eller vil ha opptrekk og nedtrekk som er på samtidig. Når skiter ra 0 til 1 vil porten gå over i en set ase (motsvarende evaluering or dual-rail domino logikk) som vist i Fig. 34. nmo transistoren i det eektive nedtrekket i senseampliieren vil trekke raskt ned til GND ordi og er begge 1. Poenget er at kretsen slipper å trekke en av utgangene eller ned til 0 via de komplekse nedtrekkene. De grå transistorene antas å være svake og brukes til å motvirke reduksjon i den av utgangene og som ortsatt skal være logisk 1.
9 ense ampliier ense ampliier Fig. 33. ample set dierensiell logikk (D) ved sample ase. (FIG6.63) Fig. 31. Generisk sense-ampliier krets. (FIG6.64) Fig. 34. ample set dierensiell logikk (D) ved set ase. (FIG6.63) Teori or ED Fig. 32. ample set dierensiell logikk (D). (FIG6.63) 3inngangs NND D port 3inngangs NND port implementert i sample set dierensiell logikk (D) er vist i Fig. 35. Enable/disable MO direnesiell logikk (ED) som er vist i Fig. 36 representerer en orbedring av D logikk ved at statisk eektorbruk blir redusert. ED logikk ved disable er vist i Fig. 37. Porten disables når = 1, slik at utgangene blir trukket ned til 0 som vist i Fig. 37. Her er precharge transistorene nmo transistorer slik at de ikke vil danne en strømvei mellom spenningsreeransene V DD og GND og dermed bidra med statisk eekt. pmo transistoren i toppen sørger or at det ikke ikke er opptrekk som er PÅ. egg merke til at de komplementære nedtrekkene kun eventuelt bidrar til å hjelpe med nedtrekket når porten skal disables. ED logikk ved disable er vist i Fig. 38. Porten disables når = 0, slik at pmo transistoren i toppen som er styrt av skrus av og precharge transistorene skrus av som vist i Fig. 38. De to pmo transistorene i det som logisk er to krysskoblete invertere er i starten PÅ ogvilorsøkeå trekke begge utgangene til logisk 1. I iguren har vi antatt at nedtrekket er PÅ ogdet vil deror bidra til å holde utgangen lav. De to krysskoblete inverterne vil holde utgangene til riktig logiske verdier.
10 Fig inngangs NND port implementert i sample set dierensiell logikk (D). Fig. 37. Enable/disable MO dierensiell logikk (ED) ved disable. (FIG6.63) Fig. 36. Enable/disable MO dierensiell logikk (ED). (FIG6.63) 3inngangs NND ED port 3inngangs NND port implementert med nable/disable MO dierensiell logikk (ED) er vist i Fig. 39. Fig. 38. Enable/disable MO dierensiell logikk (ED) ved enable. (FIG6.63) Teori or D atched MO dierensiell logikk (D), somervistifig. 40, ligner på D. nmo transistoren under nedtrekkene er styrt av og ikke. På utgangene er det en latch som er likt utgangstrinnet på en ekte-en ase (TP) latch. D i precharge asen er vist i Fig. 41 der =0. Nodene og precharges til logisk 1. egge nedtrekkene, og, er skrudd av ved hjelp av som styrer en nmo transistor. egg merke til at utgangene ikke påvirkes av eventuelle endringer på og ved precharge ordi utgangstrinnet er likt et utgangstrinn or en TP latch. D i evalueringsasen er vist i Fig. 41 der =1. Etav nedtrekkene vil nå trekkeenavnodene eller ned mot 0 og dermed trigge sense-ampliier kretsen som raskt bidrar med å trekke den aktuelle noden raskt helt ned til 0. Utgangstrinnene
11 Fig. 41. atched MO dierensiell logikk (D) ved precharge. (FIG6.63) Fig inngangs NND port implementert med nable/disable MO dierensiell logikk (ED). Fig. 42. atched MO dierensiell logikk (D) ved evalering. (FIG6.63) Fig. 40. atched MO dierensiell logikk (D). (FIG6.63) 3inngangs NND D port 3inngangs NND port implementert med catched MO dierensiell logikk (D) er vist i Fig. 43. virker nå bare logisk som invertere.
12 N1 N2 Fig inngangs NND port implementert med latched MO dierensiell logikk (D). Fig. 45. Dierensiell strøm svitsj logikk (D) ved precharge. (FIG6.63) Teori or D Dierensielle kretser kan bruke mye eekt ordi en av utgangene vil ha en transisjon i hver klokkesykel. N1 N2 N1 N2 Fig. 46. Dierensiell strøm svitsj logikk (D) ved evaluering. (FIG6.63) Fig. 44. Dierensiell strøm svitsj logikk (D). (FIG6.63) Med dierensiell strøm svitsj logikk (D), som vist i Fig. 44 orsøker man å redusere eektorbruket relatert til interne noder og øke hastigheten ved å redusere spenningen som nedtrekket skal lade ut. D ved precharge er vist i Fig. 45, der vi antar at = 0. egg merke til at nmo transistorene N1 og N2 er PÅ mens nmo transistorene mellom disse transistorene og de komplekse 2 nedtrekkene er V. Interne noder i nedtrekkene vil ikke lades opp under precharge. D ved evaluering er vist i Fig. 46, der vi antar at =1. Ved evaluering vil en av transistoren N1 eller N2 alltid stenge og sørge or at den av utgangene som ikke skal trekkes til 0 ikke vil ha strømveier ned i nedtrekket (). Det nedtrekket som er PÅ vilsørgeorå dra en av utgangene ned til 0 ( )ogdermed interne (de leste) nodene i dette nedtrekket også nedtil0. D2 som er vist i Fig. 47 precharger utgangene til 0 tilsvarende ED. Transistorene N1 og N2 virker på tilsvarende måte som or D1. I D3, som er vist i Fig. 48, er de to nmo precharge transistorene ertattet med en pass transistor som kortslutter de to utgangene slik at begge utgangene blir precharget til 0 ordi pmo transistorene i de to krysskoblete inverterne ikke kan levere strøm på grunn av pmo transistorene styrt av som er koblet til logisk spenningsreeransen V DD. 2 ntar at nedtrekkene har mange interne noder.
13 N1 N2 N1 N2 Fig. 47. Dierensiell strøm svitsj logikk (D2). (FIG6.63) Fig inngangs NND port implementert med dierensiell strøm svitsj logikk (D). N1 N2 Teori or imo ipolare transistorer kan levere mye mer strøm enn MO transistorer og brukes i noen kretser der det er spesielt stort behov or sterke utgangsdrivere. Noen MO prosesser tillater implementasjon av bipolare transistorer. like prosesser kalles imo. Fig. 48. Dierensiell strøm svitsj logikk (D3). (FIG6.63) D NND port 3inngangs NND port implementert med dierensiell strøm svitsj logikk (D) er vist i Fig. 49. M3 M2 Q2 W Q1 M1 Fig. 50. imo NND port. (FIG6.67) En imo NND port er vist i Fig. 50. Transistorene M2 og M3 tilsvarer nedtrekket or en MO NND port. Transistoren M1 brukes or åtrekkebasenwpå npn transistoren Q1 til 0 slik at nedtrekket or den bipolare utgangen blir mest mulig eektivt.
14 3inngangs NND imo port. Eksamensoppgave 2005 Hvoror trengs buere (repeaters) or å drive signaler over en viss avstand? Hvilke metallag er det vanlig åbruketilå distribuere spenningsreeranser og klokkesignaler? Q2.1 øsningsorslag Motstanden og kapasitansen i en leder, typisk metall, er proposjonal med lengden på lederen. Dette vil gi en stor tidsorsinkelse or signaler som skal transporteres langt. Det er vanlg å bruke de øverste metallag or distribuasjon av orsyningsspenniger og klokker, pga liten egenmotstand. W Q1 Fig. 51. imo 3 inngang NND port. imo 3 inngang NND port er vist i Fig. 51. D. Eksamensoppgave 2005 nta at en metalleder med lengde l = 1800µm har egenmotstand 0.15Ω/µm og egenkapasitans 0.2Fµm. nta at lederen skal drives av en enhetsinverter, med R =3kΩ µm og parasittisk kapasitans p =4.5F/µm, og bures med invertere (repeaters). Hvor mange invertere trenger vi or å bure? Finn størrelse på nmo- og pmo transistorene i burene. D.1 øsningsorslag Vi har l N = 2R p R w w 2 3kΩ µm 4.5 µm = 0.15 Ω F 0.2 µm µm = µm Dette gir N=2, dvs. to buere. tørrelsen or nmo transistoren blir W = Rw R w p = 3kΩ µm 0.2 µm 0.2 Ω F 4.5 µm µm = µm E. Forsinkelse i interkonnekt Gitt en 3mm lang og 0.4µm bred leder i metall 2 i en 180nm prosess med egenmotstand 0.04Ω/ og kapasitans 0.25F/cm. ruk π modell med tre segmenter (avdelinger) og lage en modell or lederen. E.1 øsningsorslag Teori Det er to grunner til at interkonnekt bidrar til åøketidsorsinkelse i en krets: 1. Ruting av signaler (i metall) vil legge last til utgangen på en port. 2. ange ledere har signiikant motstand.
15 R R/N R/N R/N R/N F. rosstalk /N /N /N /N To ledere med lengde 5mm har kapasitans 0.08F/µm til jord og 0.1F/µm til nabolederen. Hver leder blir drevet av en inverter med eektiv motstand lik 2kΩ. Fig. 52. Oppdeling av en leder i N deler. (FIG4.38) F.1 øsningsorslag R R R/2 R/2 Teori modell /2 π modell /2 T modell adj adj Fig. 53. Ulike modeller or orsinkelse i interkonnekt. (FIG4.38) gnd gnd gnd Det er enkelt å utvide Elmore orsinkelsesmodell med orsinkelse i interkonnekt. Motstand og kapasitans i en leder kan approksimeres ved å dele opp lederen i små avdelinger som vist i Fig. 52. Det er tre standard metoder or approksimasjon som benyttes; modell, π modell og Tmodellsom vist i Fig. 53. modellen krever et høyt antall avdelinger or å produsere et nøyaktig resultat og anvendes deror ikke så ote. π modellen gir god nøyaktighet (3% avvik) or 3 eller lere avdelinger. modellen kan sammenlignes med π modellen men vil være mer krevende å benytte ordi antallet elektriske noder er større. Vi ser at både kapasitans og motstand i en metalleder vil øke med lenge som medører at orsinkelse i lederen øker kvadratisk. Det er vanligst å bruke metallag til å rute signaler (interkonnekt) på grunn av liten egenmotstand. 100Ω 125pF 125pF Fig Ω 125pF 125pF π modell av leder. 100Ω 125pF 125pF 3-segment π modell or leder er vist i Fig. 54. ederen er 3000µm/0.4µm som utgjør 7500 arealenheter. Total motstand er (0.04Ω/ 7500 = 300Ω). Total kapasitans er (0.25F/µm) (3000µm) = 750F. Hvert Π-segment har en tredjedel av den totale motstanden og kapasitansen. GND Fig. 55. Kapasitans mellom naboledere i samme lag og til GND. (FIG4.41) I Fig. 55 er det vist kapasitans mellom naboledere i samme lag og til GND. Når svitsjer 3 vil dette påvirke nabolederen som også vilå en spenningsendring i samme retning. Den kapasitive påvirkningen kalles crosstalk. rosstalk kan påvirke naboen lederen slik at nabolederen år økt eller redusert sin egens svitsjetid. Påvirkningsgraden er avhengig av kapasitand mellom lederne og den totale kapasitans knyttet til lederen som påvirkes av crosstalk. G. Forsinkelse V e () MF Konstant V DD gnd + adj 1 vitsjing i samme retning 0 gnd 0 vitsjing i motsatt retning 2V DD gnd +2 adj 2 TE I rosstalk avhengighet av svitsjeretninger. Dersom en leder og nabolederen svitsjer i samme retning vil lederne påvirke hverandre positivt, dvs. redusert, med hensyn på orsinkelse. I tabell I er det vist hvordan crosstalk påvirkes av svitsjeretninger. adning som overøres til en koblingskondensator er gitt av Q = adj V, (1) der V er spenningsendringen mellom de elektriske nodene (ledere). Dersom or eksempel svitsjer og ligger ast blir V = V DD. Dersom nodene og svitsjer i motsatt retning blir V =2V DD. Dette kalles Miller eekt. Miller koblingsaktor (MF) modellerer kapasitansen mellom to elektriske nodere (ledere). En vanlig verdi or MF er 1.5. En konservativ modell or MF er 2 ved beregning av propageringsorsinkelse og 0 ved beregning av contamination orsinkelse. Vi kan beregne contamination- og propageringsorsinkelse ved å inne de relevante kapasitansene; gnd = (0.08F/µm) (5000µm) =0.4pF og adj =(0.1F/µm) (5000µm) =0.5pF. 3 Transisjon ra 0 til 1 eller ra 1 til 0.
16 Tidsorsinkelsen er gitt av R e. ontamination orsinkelse kan beregnes ved at vi antar at nodene svitsjer i samme retning slik at e = gnd og dermed t cd =(2kΩ) (0.4pF ) = 800ps. Ved beregning av propageringsorsinkelse antar vi at lederne svitsjer i motsatt retning slik at e = gnd +2 adj =1.4pF som gir t pd =(2kΩ) (1.4pF )=2.8ns. H. Hva er crosstalk støy? H.1 øsningsorslag Teori Når to ledere ligger orholdsvis nær hverandre vil de kunne påvirke hverandre elektrisk gjennom parasittiske (crosstalk) kapasitanser. En slik påvirkning er deror kapasitiv. nta et en leder skal ligge på en ast spenningen og at en leder svitsjer. Dersom påvirker spenningen på gjennom crosstalk kaller vi dette or crosstalk støy. I dette tilellet kaller vi or aggressor og or victim. Vaggressor ggressor Victim adj gnd Victim Fig. 56. ggressor og victim. (FIG4.42) Raggressor ggressor Vaggressor gnd-a adj Rvictim Victim gnd-v gnd Victim Fig. 57. ggressor og victim med drivere. (FIG4.43) I Fig. 56 ser vi to ledere med kapasitansen adj mellom lederne. Den ene lederen (victim) påvirkes av spenningsendring på den andre lederen (aggressor): V victim = adj gnd + adj V aggressor, (2) der V aggressor er spenningsendring på aggressor lederen. Dersom victim lederen drives vil strømmen som driveren leverer redusere crosstalk støy or victim. Dette kan modellers som der V victim = ( ) ( ) adj 1 V aggressor, (3) gnd + adj 1+k k = τaggressor τ victim = Raggressor ( gnd a + adj ) R aggressor ( gnd v + adj ), (4) der gnd a og gnd v er henholdsvis kapasitans or aggressorog victim til jord som vist i Fig. 57. rosstalk støy er mest dominerende når victim er udrevet eller svakt drevet i orhold til aggressor, dette medører at k<1. Eekten av crosstalk er vist i Fig. 58.
17 Vaggressor ggressor Victim udrevet der µ 0 er magnetisk permitivitet i vakum (4π 10 7 H/m) og c er lyshastigheten i vakum ( m/s). Det vil si at signaler oppnår ca. halve lyshastigheten. Dersom man velger et dielektrisk materiale med lav dielektrisk konstant eller relativ permitivitet k<3.9 vil hastigheten øke. Endringer i magnetelt kan orårsake at strømveier endres og dette vil kunne redusere hastighet som ølge av induktiv crosstalk. Induktansen til en leder med lengde l og bredde w lokalisert ihøydeh over et jordplan kan (orenklet) utrykkes som: ( = l µ0 8h 2π ln w + w ), (8) 4h 0.3 Victim drevet Fig. 58. t (ps) rosstalk. (FIG4.44) I. Induktans nta et signal i metall 2 med en egenmotstand 0.04Ω/ og en bredde på0.4µm. Kapasitansen er 0.25F/µm og induktansen er 0.5pH/µm. Finn hastigheten til signalet og inn lengden der induktansen er signiikant (som unksjon av stigetid). I.1 øsningsorslag Teori Vanligvis sier vi at strømmer endrer spenninger i dynamiske noder ved å lade opp eller ut kapasitans knyttet til utganger på porter. I tillegg går det noen ganger strømmer mellom spenningsreeransene V DD og V (jord). I virkligheten vil strømmer ølge løkker i en integrert krets, typisk via spenningsreeransene. trømmer som ølger en løkke vil generere et magnetisk elt som er proporsjonalt med løkkens areal og strømstyrken. Endring av strømmen krever energi til å orandre det magnetiske eltet. Dette betyr at strømendringer induserer en spenningsendring som er proporsjonal med endringsraten. Proporsjonalitetskonstanten kalles induktans. Vi kan uttrykke den induserte spenningen som: V = di dt. (5) Induktans og kapasitans bestemmer lyshastigheten i et materiale. elv om motstanden er 0, som vil gi R =0dvs. ingen R orsinkelse, kan vi uttrykke lysets tidsorsinkelse i en leder med lengde l og med kapasitans per enhetslengde og induktans per enhetslengde som Vi kan uttrykke signalhastighet v som t pd = l. (6) v = = = 1 1 ɛoxµ 0 c, (7) k dersom vi antar at w < h og tykkelsen på lederen er neglisjerbar. Typiske induktanser på en integrert krets er i området pH/µm avhengig av nærhet av orsyningsplan (V DD eller jord gnd). trømmer vil ølge veier med lavest impedans = R + jω. Ved høye rekvenser ω vil impedansen domineres av induktans. Induktansen reduseres når strømmen går nær overlaten av den nærmeste returveien or strømmen. Denne eekten kalles skinn eekt( skin eect ) og kan i praksis redusere det eektive tverrsnittet av den tykkeste lederen og dermed øke den eektive motstanden i lederen ved høye rekvenser. kinn dybde kan uttrykkes som: δ = 2ρ ωµ 0, (9) der ρ er egenmotstanden til lederen, og ω er rekvensen (klokkerekvensen) i systemet. kinndybde blir et større problem i mer moderne tekonlogier (prosesser) pga. av høye rekvenser. Da vil nytten av å bruke tykke ledere bli redusert. J. etydning av induktans i integrerte kretser Den viktige rekvensen er den høyeste rekvensen med signiikant eekt i signalets Fourier transorm. Dette er en rekvens som er internt i en integrert krets og assosiert med prosessparameterverdier som gir høyest hastighet: ω = 2π 6t r. (10) Ekstrahering av induktans er generelt et tredimensjonalt problem og ekstremt tidkrevende or komplekse geometrier. Inkludering av induktans i simuleringer er vanskelig og deror er det vanlig å holde seg til designregler som gjør at man kan neglisjere induktans. Induktans har alltid vært viktig or innkapsling av integrerte kretser ordi de ysiske størrelsene blir store i orhold til internt i de integrerte kretsene. Induktans internt i integrerte kretser er viktig or ledere der lyshastigheten er større enn R orsinkelse or lederen. yshastigheten øker linerært med lederens lengde mens R orsinkelse øker kvadratisk. Vi kan deor estimere lengen på ledere der induktans ikke har betydning. t r 2 < l < 2 R. (11) Hastigheten er gitt av
18 v = = 1 1 (0.5pH/µm)(0.25F/µm) = m/s 1 4 c m/s tilsvarer m/ps =80µm/ps =0.08µm/s. For at induktans skal ha betydning må lengden l på lederen tilredstille I tillegg har vi at l < 2 R 2 < 0.04 Ω/µm 0.4 < 895µm. 0.5pH/µm 0.25F/µm l > t r 2 > v 2 tr > (m/s) t r > (µm/s) t r > 40(µm/s) t r, der l er uttrykt i µm og t r i ps. Vi ser at dersom t r > 25ps vil signalorsinkelsen være dominert av R eekter (og stigetid). Induktans har bare betydning når stigetiden er svært liten. Reerences [1] Neil H.E. Harris og David Harris MO VI DEIGN, circuit and system perspective tredje utgave 2005, IN: , ddison Wesley,
INF3400 Digital Mikroelektronikk Løsningsforslag DEL 12
INF3400 Digital Mikroelektronikk øsningsorslag DE 12 NGVR ERG I. DE 12 Del 12 og 13: Passtransistor- og dierensiell MO logikk. II. Oppgaver Tegn sjematikk or en 4:1 multiplekser med innganger,, og, og
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007
INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 3 Våren 2007 YNGVA BEG I. Del 3 A. Eksamensoppgave 2005 Hvorfor trengs buffere (repeaters) for å drive signaler over en viss avstand? Hvilke metallag
DetaljerCMOS med transmisjonsporter blir presentert, herunder
Del 12: Passtransistor- og dierensiell CMO logikk NGVR ERG I. Innhold CMO med transmisjonsporter blir presentert, herunder komplementær pass transistor logikk (CP), lean integration med pass transistorer
DetaljerCMOS med transmisjonsporter blir presentert, herunder
Del 12: Passtransistor- og dierensiell CMO logikk NGVR ERG I. Innhold CMO med transmisjonsporter blir presentert, herunder komplementær pass transistor logikk (CP), lean integration med pass transistorer
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14
INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14 YNGVA BEG A. Forsinkelse i interkonnekt Gitt en 3mm lang og 0.4µm bred leder i metall 2 i en 180nm prosess med egenmotstand 0.04Ω/ og
DetaljerUNIVERSITETET I OSLO
UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: IN3400 igital mikroelektronikk ksamensdag: 1. juni 013 Tid for eksamen: 09.00 13.00 Oppgavesettet er på 6 sider. Vedlegg: Ingen Tillatte
DetaljerDel 9: Dynamisk CMOS
Del 9: Dynamisk CMOS NGVR ERG I. Innhold Dynamiske retser blir gjennomgått. Problemer med dynamiske kretser diskuteres. Domino logikk og dual-rail domino logikk blir presentert. Problemer med ladningsdeling
DetaljerUNIVERSITETET I OSLO
UIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: Oppgavesettet er på 7 sider. Vedlegg: Tillatte hjelpemidler: Løsningsforslag Digital mikroelektronikk Ingen Alle trykte
DetaljerOppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen.
Eksamen Vår 2006 INF400 INF400 Eksamen vår 2006 0.06. /9 Oppgave a Gitt funksjonen Y (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. INF400 Eksamen vår
DetaljerLøsningsforslag DEL1 og 2 INF3400/4400
Løsningsforslag L1 og 2 INF3400/4400 NGVR RG I. Oppgaver. Oppgave 1.3 Tegn en MOS 4-inngangs NOR port på transistor nivå..1 Løsningsforslag 0 0 1 0 1 0 11 0 1 0 0 Fig. 2. NOR port med fire innganger. Fig.
DetaljerKONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.
el 11: Latcher og vipper 1 NGVAR BERG I. Innhold KONVENSJONELLE latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser og klokkepulser blir diskutert. Lacher og vipper med, og able
DetaljerPENSUM INF spring 2013
PENSUM INF3400 - spring 2013 Contents 1 Kjede med porter 2 1.1 Logisk effort for portene....................................... 2 1.2 Kritisk signalvei........................................... 2 1.3
DetaljerUNIVERSITETET I OSLO
UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: INF400 igital mikroelektronikk ksamensdag: 11. juni 2008 Tid for eksamen: Oppgavesettet er på 5 sider. Vedlegg: Ingen Tillatte hjelpemidler:
DetaljerDel 6: Tidsforsinkelse i logiske kjeder
el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold Tidsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære
DetaljerTI dsforsinkelse i kjeder med logiske porter. Beregning av
el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold TI dsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære
DetaljerLøsningsforslag DEL1 og 2 INF3400/4400
Løsningsforslag L og 2 INF3400/4400 NGVR RG. Oppgave.3 I. Oppgaver Tegn en MOS 4-inngangs NOR port på transistor nivå.. Løsningsforslag 0 0 0 0 0 0 0 Fig. 2. NOR port med fire innganger. Fig.. To-inngangs
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF3400 Digital mikroelektronikk Eksamensdag: 10. juni 2011 Tid for eksamen: 9.00 13.00 Oppgavesettet er på 5 sider. Vedlegg:
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG
INF/ Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 6 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Gjennomføring Teori, eksempler og oppgaver knyttet til DEL 8 (og DEL blir gjennomgått
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 11 Latcher og vipper
INF3400 igital Mikroelektronikk Løsningsforslag EL 11 er og vipper NGVAR BERG I. Oppgaver A. Forklar hvordan en statisk latch virker A.1 Løsningsforslag Teori Fig. 3. ynamisk latch med transmisjonsport
DetaljerDel 5: Statisk digital CMOS
Del 5: Statisk digital CMOS NGVR ERG I. Innhold Modeller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell gjennomgått.
DetaljerMO deller for tidsforsinkelse i logiske porter blir gjennomgått.
Del 5: Statisk digital CMOS NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell
DetaljerTips og triks til INF3400
Tips og triks til INF3400 Joakim S. Hovlandsvåg 11. desember 2008 1 Opp- og nedtrekk - kap1 Ved inverterte formlar gjeld følgande: i nedtrekk blir ei seriekobling, opptrekk får parallellkobling
DetaljerDel 11: Latcher og vipper
el 11: Latcher og vipper NGVAR BERG I. Innhold Konvsjonelle latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser blir diskutert. Lacher og vipper med, og able blir prestert. Latcher
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 10 Våren 2007
INF3400/4400 igital Mikroelektronikk Løsningsforslag EL 10 Våren 2007 YNGVAR BERG el 10: Sekvensielle kretser Soner for ikke overlapp A. Oppgave 7.1 I. Oppgaver TC/2 Term t ccq 35ps 35ps t pcq 50ps 50ps
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 10
INF3400/4400 igital Mikroelektronikk Løsningsforslag EL 10 YNGVAR BERG el 10: Sekvensielle kretser Soner for ikke overlapp A. Oppgave 7.1 I. Oppgaver Term t ccq 35ps 35ps t pcq 50ps 50ps t pdq 40ps t setup
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 10
INF3400 igital Mikroelektronikk Løsningsforslag EL 10 YNGVAR BERG el 10: Sekvensielle kretser Soner for ikke overlapp I. Oppgaver A. Oppgave 7.1 TC/2 Term t ccq 35ps 35ps t pcq 50ps 50ps t pdq 40ps t setup
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 8
INF Digital Mikroelektronikk Løsningsforslag DEL 8 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Oppgaver. Oppgave. Finn strømlekkasje i svak inversjon i en inverter ved romtemperatur når inngangen
DetaljerINF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss
INF3400 Uke 14 13.05. 4.6 Wire Engineering 4.7 Design Margins INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal og lavt effektforbruk
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 9
IF00 Digital Mikroelektroikk Løsigsforslag DEL 9 I. Oppgaver. Oppgave 6.7 Teg trasistorskjema for dyamisk footed igags D og O porter. gi bredde på trasistoree. va blir logisk effort for portee?. Løsigsforslag
DetaljerINF L4: Utfordringer ved RF kretsdesign
INF 5490 L4: Utfordringer ved RF kretsdesign 1 Kjøreplan INF5490 L1: Introduksjon. MEMS i RF L2: Fremstilling og virkemåte L3: Modellering, design og analyse Dagens forelesning: Noen typiske trekk og utfordringer
DetaljerForelesning nr.7 IN 1080 Elektroniske systemer. Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L
Forelesning nr.7 IN 1080 Elektroniske systemer Spoler og induksjon Praktiske anvendelser Nøyaktigere modeller for R, C og L Dagens temaer Induksjon og spoler RL-kretser og anvendelser Fysiske versus ideelle
DetaljerDel 10: Sekvensielle kretser YNGVAR BERG
el 10: Sekvensielle kretser YNGVAR BERG I. Innhold Grunnleggende problematikk ved sekvensiering blir gjennomgått. Sekvenseringsmetoder med vipper, tofase transparente latcher og latcher som styres av klokkepulser
DetaljerMO deller for tidsforsinkelse i logiske porter blir gjennomgått.
Del 5: Statisk digital CMOS 1 NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell
DetaljerINF3400 Forel. # Avansert CMOS. INF3400 Forelesning #15 Øivind Næss
INF3400 Forel. #15 20.05. Avansert CMOS INF3400 Forelesning #15 Øivind Næss INF3400 Forel. #15 20.05. Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect Interconnect -skalering 4.9.3 Teknologi
DetaljerKonstruksjon av gode ledninger
4.6 Wire Engineering 4.7 Design Margins INF3400 Del 14 Øivind NæssN INF3400/4400 våren Design av ledere og design marginer 1/25 Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal
DetaljerElektronikk. Elektromagnetiske effekter. Elektronikk Knut Harald Nygaard 1
Elektronikk Elektromagnetiske effekter Elektronikk Knut Harald Nygaard 1 Parasittiske effekter Oppførselen til mange elektroniske kretser kan påvirkes av elektriske og elektromagnetiske effekter som kan
Detaljera) Bruk en passende Gaussflate og bestem feltstyrken E i rommet mellom de 2 kuleskallene.
Oppgave 1 Bestem løsningen av differensialligningen Oppgave 2 dy dx + y = e x, y(1) = 1 e Du skal beregne en kulekondensator som består av 2 kuleskall av metall med samme sentrum. Det indre skallet har
DetaljerKondensator. Symbol. Lindem 22. jan. 2012
UKE 5 Kondensatorer, kap. 12, s. 364-382 RC kretser, kap. 13, s. 389-413 Frekvensfilter, kap. 15, s. 462-500 og kap. 16, s. 510-528 Spoler, kap. 10, s. 289-304 1 Kondensator Lindem 22. jan. 2012 Kondensator
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 11 Latcher og vipper Våren 2007
INF3400/4400 igital Mikroelektronikk Løsningsforslag EL 11 er og vipper Våren 2007 NGVAR BERG I. Oppgaver A. Forklar hvordan en statisk latch virker A.1 Løsningsforslag Teori Fig. 3. ynamisk latch med
DetaljerOversikt. Avansert CMOS. INF3400 Del Skalering Transistorskalering Interconnect -skalering Teknologi roadmap
Avansert CMOS INF3400 Del 15 Øivind NæssN INF3400 Del 15 18.05. 1/30 Oversikt 4.9 Skalering 4.9.1 Transistorskalering 4.9.2 Interconnect -skalering 4.9.3 Teknologi roadmap 4.9.4 Design-påvirkninger 5.4.1
DetaljerForelesning 8. CMOS teknologi
Forelesning 8 CMOS teknologi Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder Designeksempler (Cadence) 2 Halvledere (semiconductors) 3 I vanlig
DetaljerEKSAMENSOPPGAVE. Adm.bygget, Aud.max. ü Kalkulator med tomt dataminne ü Rottmann: Matematisk Formelsamling. rute
Fakultet for naturvitenskap og teknologi EKSAMENSOPPGAE Eksamen i: Fys-1002 Dato: 30. september 2016 Klokkeslett: 09.00-13.00 Sted: Tillatte hjelpemidler: Adm.bygget, Aud.max ü Kalkulator med tomt dataminne
DetaljerForelesning nr.7 INF 1411 Elektroniske systemer. Tidsrespons til reaktive kretser Integrasjon og derivasjon med RC-krester
Forelesning nr.7 INF 1411 Elektroniske systemer Tidsrespons til reaktive kretser Integrasjon og derivasjon med RC-krester Dagens temaer Nøyaktigere modeller for ledere, R, C og L Tidsrespons til reaktive
DetaljerTFE4101 Krets- og Digitalteknikk Høst 2016
Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 5 Boolske funksjoner, algebraisk forenkling av
DetaljerFasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1
Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar
DetaljerIN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver uke 36
IN 41 VLI-konstruksjon Løsningsforslag til ukeoppgaver uke 36 1) Beregn forsterknings faktoren ß for en nmofet fabrikkert i en prosess med: µ = 600cm/V s (Elektronmobilitet for n-dopet materiale) ε = 5
DetaljerMandag Institutt for fysikk, NTNU TFY4155/FY1003: Elektrisitet og magnetisme Vår 2007, uke12
nstitutt for fysikk, NTNU TFY4155/FY1003: Elektrisitet og magnetisme Vår 2007, uke12 Mandag 19.03.07 Likestrømkretser [FGT 27; YF 26; TM 25; AF 24.7; LHL 22] Eksempel: lommelykt + a d b c + m Likespenningskilde
DetaljerGRUNNLEGGENDE problematikk ved sekvensiering blir
el 10: Sekvensielle kretser YNGVAR BERG 1 I. Innhold GRUNNLEGGENE problematikk ved sekvensiering blir gjennomgått. Sekvenseringsmetoder med vipper, tofase transparente latcher og latcher som styres av
DetaljerEn del utregninger/betraktninger fra lab 8:
En del utregninger/betraktninger fra lab 8: Fra deloppgave med ukjent kondensator: Figur 1: Krets med ukjent kondensator og R=2,2 kω a) Skal vise at når man stiller vinkelfrekvensen ω på spenningskilden
DetaljerFasit og sensorveiledning eksamen INF1411 våren Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) A) B) Figur 1
Fasit og sensorveiledning eksamen INF1411 våren 2012 Oppgave 1 Strøm, spenning, kapasitans og resistans (Vekt 20 %) Oppgave 1a) (vekt 5 %) Hva er strømmen i og spenningen V out i krets A) i Figur 1? Svar
DetaljerForelesning nr.6 INF 1411 Elektroniske systemer. Anvendelser av RC-krester Spoler og RL-kretser
Forelesning nr.6 INF 1411 Elektroniske systemer Anvendelser av RC-krester Spoler og RL-kretser Dagens temaer Mer om ac-signaler og sinussignaler Filtre Bruk av RC-kretser Induktorer (spoler) Sinusrespons
DetaljerObligatorisk oppgave 4 i INF4400 for Jan Erik Ramstad
Obligatoris oppgave i INF for Jan Eri Ramstad Jan Eri Ramstad Institutt for Informati Universitetet i Oslo janera@fys.uio.no. Mars6 6. april Bagrunn Worst case transient simulering NAND port Oppgave I
DetaljerINF 5460 Elektrisk støy beregning og mottiltak
INF 5460 Elektrisk støy beregning og mottiltak Obligatorisk oppgave nummer 3. Frist for levering: 30 April (kl 23:59). Vurderingsform: Godkjent/Ikke godkjent. Oppgavene leveres på individuell basis. Oppgavene
DetaljerIN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39
IN 4 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 5/9-00 uke 39 ) Skisser en standard CMOS inverter. Anta ßnßp. Tegn opp noen drain-source karakteristikker for begge transistorene. Bytt ut Vds og
DetaljerBølgeledere. Figur 1: Eksempler på bølgeledere. (a) parallell to-leder (b) koaksial (c) hul rektangulær (d) hul sirkulær (e) hul, generell form
Bølgeledere Vi skal se hvordan elektromagnetiske bølger forplanter seg gjennom såkalte bølgeledere. Eksempel på bølgeledere vi kjenner fra tidligere som transportrerer elektromagnetiske bølger er fiberoptiske
DetaljerOppgave 1 (30%) a) De to nettverkene gitt nedenfor skal forenkles. Betrakt hvert av nettverkene inn på klemmene:
3. juni 2010 Side 2 av 16 Oppgave 1 (30%) a) De to nettverkene gitt nedenfor skal forenkles. Betrakt hvert av nettverkene inn på klemmene: Reduser motstandsnettverket til én enkelt resistans og angi størrelsen
DetaljerEKSAMENSOPPGAVE. Eksamen i: FYS- 1002 Elektromagnetisme Fredag 31. august 2012 Kl 09:00 13:00 adm. Bygget, rom B154
side 1 av 6 sider FAKULTET FOR NATURVITENSKAP OG TEKNOLOGI EKSAMENSOPPGAVE Eksamen i: FYS- 1002 Elektromagnetisme Dato: Tid: Sted: Fredag 31. august 2012 Kl 09:00 13:00 adm. Bygget, rom B154 Tillatte hjelpemidler:
DetaljerTR ansistormodellen utvides med en modell for strøm i svak
el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekkasjemodeller
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1411 Elektroniske systemer Eksamensdag: 4. juni 2012 Tid for eksamen: 14:30 18:30 Oppgavesettet er på 5 sider Vedlegg: Ingen
DetaljerINF3400/4400 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 2007
INF34/44 Digital Mikroelektronikk LøsningsforslagOppgaver DEL 15 Våren 27 YNGVAR BERG Del 15: Avansert CMOS I. DEL 15 II. Oppgaver A. Hvordan er fremtiden for CMOS? A.1 Løsningsforslag Teori Det har i
DetaljerOnsdag isolator => I=0
Institutt for fysikk, NTNU TFY4155/FY1003: Elektrisitet og magnetisme Vår 2008, uke 13 Onsdag 26.03.08 RC-kretser [FGT 27.5; YF 26.4; TM 25.6; AF Note 25.1; LHL 22.4; DJG Problem 7.2] Rommet mellom de
DetaljerTR ansistormodellen utvides med en modell for strøm i
el 8: Effektforbruk og statisk MOS NGVR ERG I. Innhold TR ansistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskelspenningen. Lekasjemodeller
DetaljerLABORATORIERAPPORT. RL- og RC-kretser. Kristian Garberg Skjerve
LABORATORIERAPPORT RL- og RC-kretser AV Kristian Garberg Skjerve Sammendrag Oppgavens hensikt er å studere pulsrespons for RL- og RC-kretser, samt studere tidskonstanten, τ, i RC- og RL-kretser. Det er
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold Vi ser på CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken.
DetaljerDel 15: Avansert CMOS YNGVAR BERG
Del 15: Avansert CMOS YNGVAR BERG I. Innhold Alle henvisninger til figurer er relevant for Weste & Harris [1]. 1. Innhold. 2. Skalering. Kapittel 4.9 side 245-246. 3. Transistorskalering. Kapittel 4.9.1
DetaljerPunktladningen Q ligger i punktet (3, 0) [mm] og punktladningen Q ligger i punktet ( 3, 0) [mm].
Oppgave 1 Finn løsningen til følgende 1.ordens differensialligninger: a) y = x e y, y(0) = 0 b) dy dt + a y = b, a og b er konstanter. Oppgave 2 Punktladningen Q ligger i punktet (3, 0) [mm] og punktladningen
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44 93 / 902 08 317
DetaljerForelesning nr.7 INF 1410. Kondensatorer og spoler
Forelesning nr.7 IF 4 Kondensatorer og spoler Oversikt dagens temaer Funksjonell virkemåte til kondensatorer og spoler Konstruksjon Modeller og fysisk virkemåte for kondensatorer og spoler Analyse av kretser
DetaljerCMOS inverter DC karakteristikker og hvordan transistorstørrelser
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon
DetaljerTreleder kopling - Tredleder kopling fordeler lednings resistansen i spenningsdeleren slik at de til en vis grad kanselerer hverandre.
Treleder kopling Tredleder kopling fordeler lednings resistansen i spenningsdeleren slik at de til en vis grad kanselerer hverandre. Dersom Pt100=R, vil treleder koplingen totalt kanselerere virkningen
DetaljerForelesning 4. Binær adder m.m.
Forelesning 4 Binær adder m.m. Hovedpunkter Binær addisjon 2 er komplement Binær subtraksjon BCD- og GRAY-code Binær adder Halv og full adder Flerbitsadder Carry propagation / carry lookahead 2 Binær addisjon
DetaljerObligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad
Obligatorisk oppgave i INF44 for Jan Erik Ramstad Jan Erik Ramstad Institutt for Informatikk Universitetet i Oslo janera@fys.uio.no 5. februar 6.5 DC karakteristikk for en inverter.5 Vut (V).5 4 Bakgrunn
DetaljerForelesning nr.6 INF 1411 Elektroniske systemer
Forelesning nr.6 INF 1411 Elektroniske systemer Anvendelser av RC-krester Spoler og RL-kretser 1 Dagens temaer Bruk av RC-kretser Sinusrespons til RL-kretser Impedans og fasevinkel til serielle RL-kretser
DetaljerEKSAMENSOPPGAVE. ü Kalkulator med tomt dataminne ü Rottmann: Matematisk Formelsamling. rute
Fakultet for naturvitenskap og teknologi EKSAMENSOPPGAE Eksamen i: FYS-1002 Dato: 26. september 2017 Klokkeslett: 09.00-13.00 Sted: Åsgårdvegen 9 Tillatte hjelpemidler: ü Kalkulator med tomt dataminne
DetaljerFormelsamling INF3400 Våren 2014 Del 1 til 8 YNGVAR BERG
1 Formelsamling INF3400 Våren 014 Del 1 til 8 YNGVAR BERG I. MOS TRANSISTORER, TABELLENE I - X Formelsamlingen inneholder de mest aktuelle konstanter Tabell II, prosessparametre Tabell III og elektriske
DetaljerEksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG
Side 1 av 17 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44
DetaljerFrivillig test 5. april Flervalgsoppgaver.
Inst for fysikk 2013 TFY4155/FY1003 Elektr & magnetisme Frivillig test 5 april 2013 Flervalgsoppgaver Kun ett av svarene rett Du skal altså svare A, B, C, D eller E (stor bokstav) eller du kan svare blankt
DetaljerLØSNINGSFORSLAG TIL EKSAMEN I FY1003 ELEKTRISITET OG MAGNETISME TFY4155 ELEKTROMAGNETISME Onsdag 3. juni 2009 kl
NORGES TEKNISK- NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR FYSIKK Faglig kontakt under eksamen: Jon Andreas Støvneng Telefon: 73 59 36 63 / 45 45 55 33 LØSNINGSFORSLAG TIL EKSAMEN I FY003 ELEKTRISITET
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF1411 Introduksjon til elektroniske systemer Eksamensdag: 28. mai 2014 Tid for eksamen: 4 timer Oppgavesettet er på 6 sider
Detaljer= 10 log{ } = 23 db. Lydtrykket avtar prop. med kvadratet av avstanden, dvs. endring ved øking fra 1 m til 16 m
Løsning eks.2012 Oppgave 1 a) 3) 28 V rms b) 2) 2V c) 2) 95 db. Beregning av SPL i 16 m avstand ved P o = 200 W når 1 W gir 96 db i 1 m avstand: Økning i db SPL når tilført effekt til høyttaleren økes
DetaljerLØSNINGSFORSLAG TIL KONTINUASJONSEKSAMEN I TFY4155 ELEKTROMAGNETISME Onsdag 17. august 2005 kl
NORGES TEKNISK- NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR FYSIKK Faglig kontakt under eksamen: Jon Andreas Støvneng Telefon: 73 59 36 63 / 41 43 39 30 LØSNINGSFORSLAG TIL KONTINUASJONSEKSAMEN I TFY4155
DetaljerEksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Lørdag 5. juni Tid. Kl LØSNINGSFORSLAG
Side 1 av 15 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Bjørn B. Larsen 73 59 44 93 / 902 08 317 (Digitaldel) Ingulf Helland
DetaljerMandag 7. mai. Elektromagnetisk induksjon (fortsatt) [FGT ; YF ; TM ; AF ; LHL 24.1; DJG 7.
Institutt for fysikk, NTNU TFY4155/FY1003: Elektrisitet og magnetisme Vår 2007, uke19 Mandag 7. mai Elektromagnetisk induksjon (fortsatt) [FGT 30.1-30.6; YF 29.1-29.5; TM 28.2-28.3; AF 27.1-27.3; LHL 24.1;
DetaljerForelesning nr.5 INF 1411 Elektroniske systemer. RC-kretser
Forelesning nr.5 INF 1411 Elektroniske systemer R-kretser Dagens temaer Ulike typer impedans og konduktans Kondensatorer i serie og parallell Bruk av kondensator R-kretser Impedans og fasevinkler Serielle
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 72 Bjørn B. Larsen 73 59 93 / 902 08 37 i emne
DetaljerFigur 1.8.2 Spenningskomponenter i sveisesnittet. a) kilsveis, b) buttsveis. (1)
1.8 Statiske beregningsetoder or sveiste konstruksjoner Statiske beregninger av aluiniu konstruksjoner beregnes i bruddgrensetilstanden etter bl.a. Norsk Standard. 8.1 Spenningsteori Flere beregningsstandarder
Detaljerg m = I C / V T g m = 1,5 ma / 25 mv = 60 ms ( r π = β / g m = 3k3 )
Forslag til løsning på eksamensoppgavene i FYS1210 våren 2011 Oppgave 1 Figure 1 viser en enkel transistorforsterker med en NPN-transistor BC546A. Transistoren har en oppgitt strømforsterkning β = 200.
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS INVERTER DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon
DetaljerKONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.
el 11: Latcher og vipper NGVAR BERG I. Innhold KONVENSJONELLE latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser og klokkepulser blir diskutert. Lacher og vipper med, og able
DetaljerForelesning nr.5 INF 1411 Elektroniske systemer. RC-kretser
Forelesning nr.5 INF 4 Elektroniske systemer R-kretser Dagens temaer Ulike typer respons Ulike typer impedans og konduktans Kondensatorer i serie og parallell Bruk av kondensator R-kretser Impedans og
DetaljerUKE 5. Kondensatorer, kap. 12, s RC kretser, kap. 13, s Frekvensfilter, kap. 15, s og kap. 16, s.
UKE 5 Kondensatorer, kap. 12, s. 364-382 R kretser, kap. 13, s. 389-413 Frekvensfilter, kap. 15, s. 462-500 og kap. 16, s. 510-528 1 Kondensator Lindem 22. jan. 2012 Kondensator (apacitor) er en komponent
DetaljerLøsningsforslag eksamen inf 1410 våren 2009
Løsningsforslag eksamen inf 1410 våren 2009 Oppgave 1- Strøm og spenningslover. (Vekt: 15%) a) Finn den ukjente strømmen I 5 i Figur 1 og vis hvordan du kom frem til svaret Figur 1 Løsning: Ved enten å
Detaljer"Retention cells" for lav effekts digital design
"Retention cells" for lav effekts digital design Ørjan Eikeland Master i elektronikk Oppgaven levert: Juni 2007 Hovedveileder: Trond Sæther, IET Norges teknisk-naturvitenskapelige universitet Institutt
DetaljerSammendrag, uke 13 (30. mars)
nstitutt for fysikk, NTNU TFY4155/FY1003: Elektrisitet og magnetisme Vår 2005 Sammendrag, uke 13 (30. mars) Likestrømkretser [FGT 27; YF 26; TM 25; AF 24.7; LHL 22] Eksempel: lommelykt + a d b c + m Spenningskilde
DetaljerFYS1210 Løsningsforslag Eksamen V2017
FYS1210 Løsningsforslag Eksamen V2017 Oppgave 1 1 a. Doping er en prosess hvor vi forurenser rent (intrinsic) halvleder material ved å tilsette trivalente (grunnstoff med 3 elektroner i valensbåndet) og
DetaljerTFE4101 Krets- og Digitalteknikk Høst 2016
Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 6 Teknologi-mapping a) Siden funksjonen T er på
DetaljerAv denne ligningen ser vi at det bare er spenning over spolen når strømmen i spolen endrer seg.
ABORATORIEØVING 5 SPOE OG KONDENSATOR INTRODUKSJON TI ABØVINGEN Kondensatorer og spoler kaller vi med en fellesbetegnelse for reaktive komponenter. I Dsammenheng kan disse komponentene ikke beskrives ut
DetaljerEKSAMEN FY1003 ELEKTRISITET OG MAGNETISME I Mandag 17. desember 2007 kl K. Rottmann: Matematisk formelsamling (eller tilsvarende).
NOGES TEKNSK- NATUVTENSKAPELGE UNVESTET NSTTUTT FO FYSKK Side 1 av 5 Kontakt under eksamen: Jon Andreas Støvneng Telefon: 73 59 36 63 / 45 45 55 33 EKSAMEN FY1003 ELEKTSTET OG MAGNETSME Mandag 17. desember
Detaljer