Tema for denne forelesningen: tilpassing til pipeline. forwarding. eliminere NOP. faktisk MIPS. in 147, våren 1999 pipelining 1 9

Transkript

1 Tema for denne forelesningen: tilpassing til pipeline forwarding eliminere NOP faktisk IPS in 147, våren 1999 pipelining 1 9

2 Schedulering av instruksjoner #include <stdio.h> int kombiner( int antall, int* x, int* y, int* z ) { int i; int a, b, c; for ( i = 0; i < antall; i ++ ) { a = *x; if ( a < 0 ) a = a; x++; b = *y; if ( b < 0 ) b = b; y++; if ( a > b ) c = a + b; else c = a b; *z = c; z++; } } main( int argc, char** argv ) { int i; int a[5] = { 1, 2, 3, 4, 7}; int b[5] = { 5, 6, 1, 7, 4}; int c[5] = {1, 2, 2, 1, 1}; if ( argc > 5 ) i = 5; else i = argc; if ( argc & 0x01 ) kombiner( i, &a[0], &b[0], &c[0] ); else kombiner( i, &c[0], &b[0], &a[0] ); for ( i = 0; i < 5; i ++ ) { printf(" %d %d %d\n", a[i], b[i], c[i] ); } } nori> program nori> in 147, våren 1999 pipelining 2 0

3 Assemblykode for virtuell maskin Dvs. instruksjoner blir utført én etter én, ovenifra og nedover kombiner: move t1,zero # i = 0; igjen: lw t0,0(a1) # a = *x; bgez t0,a_ok # if (a<0) goto a_ok subu t0,zero,t0 # a = a; a_ok: addiu a1,a1,4 # x++; lw v1,0(a2) # b = *y; bgez v1,b_ok # if (b<0) goto b_ok subu v1,zero,v1 # b = b; b_ok: addiu a2,a2,4 # y++; slt v0,v1,t0 # bne v0,zero,adder # if (a<=b) goto adder subu v0,t0,v1 # c = a b; b skriv # goto skriv adder: addu v0,t0,v1 # c = a + b; skriv: sw v0,0(a3) # *z = c; addiu a3,a3,4 # z++; addiu t1,t1,1 # i ++ slt v0,t1,a0 # bne v0,zero,igjen # if (i<antall) goto igjen jr ra # retur in 147, våren 1999 pipelining 2 1

4 Pipelinehasarder i IPS R3000 Strukturelle hasarder Datahasarder ingen, HW har tilstrekkelig med ressurser forwarding er selvsagt delayed load, men nyere implementasjoner steiler om nødvendig, men sikker gevinst hvis det kan unngås Kontrollhasarder instruksjonen etter en forgrening blir alltid utført, men nyere revisjoner av instruksjon settet har noen alternative varianter av forgreninger in 147, våren 1999 pipelining 2 2

5 Avhengigheter kombiner: move t1,zero # igjen: lw t0,0(a1) # bgez t0,a_ok # subu t0,zero,t0 # a_ok: addiu a1,a1,4 # lw v1,0(a2) # bgez v1,b_ok # subu v1,zero,v1 # b_ok: addiu a2,a2,4 # slt v0,v1,t0 # bne v0,zero,adder # subu v0,t0,v1 # b skriv # adder: addu v0,t0,v1 # skriv: sw v0,0(a3) # addiu a3,a3,4 # addiu t1,t1,1 # slt v0,t1,a0 # bne v0,zero,igjen # jr ra # in 147, våren 1999 pipelining 2 3

6 Program execution order (in instructions) beq $1, $2, 40 Time Instruction fetch ALU Data access add $4, $5, $6 (Delayed branch slot) lw $3, 300($0) 2 ns Instruction fetch 2 ns Instruction fetch ALU Data access ALU Data access 2 ns Time (in clock cycles) CC 1 CC 2 CC 3 CC 4 CC 5 CC 6 CC 7 CC 8 CC 9 Value of register $2 : / Value of EX/E : X X X 20 X X X X X Value of E/WB : X X X X 20 X X X X Program execution order (in instructions) sub $2, $1, $3 I D and $12, $2, $5 I D or $13, $6, $2 I D add $14, $2, $2 I D sw $15, 100($2) I D in 147, våren 1999 pipelining 2 4

7 Datahasarder: ingen «forwarding» kombiner: move t1,zero # igjen: lw t0,0(a1) # f d e m w bgez t0,a_ok # f d e m w subu t0,zero,t0 # a_ok: addiu a1,a1,4 # lw v1,0(a2) # f d e m w bgez v1,b_ok # f d e m w subu v1,zero,v1 # f d e m w b_ok: addiu a2,a2,4 # f d e m w slt v0,v1,t0 # f d e m w # f d e m bne v0,zero,adder # # f d e f d subu v0,t0,v1 # f d e m w b skriv # f d e m w adder: addu v0,t0,v1 # f d e m w skriv: sw v0,0(a3) # f d e m w addiu a3,a3,4 # addiu t1,t1,1 # f d e m w slt v0,t1,a0 # f d e m w # f d e m # f d e bne v0,zero,igjen # f d jr ra # in 147, våren 1999 pipelining 2 5

8 Datahasarder: med «forwarding» kombiner: move t1,zero # igjen: lw t0,0(a1) # f d e m w bgez t0,a_ok # f d e m w subu t0,zero,t0 # a_ok: addiu a1,a1,4 # lw v1,0(a2) # f d e m w bgez v1,b_ok # f d e m w subu v1,zero,v1 # b_ok: addiu a2,a2,4 # slt v0,v1,t0 # bne v0,zero,adder # subu v0,t0,v1 # b skriv # adder: addu v0,t0,v1 # skriv: sw v0,0(a3) # addiu a3,a3,4 # addiu t1,t1,1 # slt v0,t1,a0 # bne v0,zero,igjen # jr ra # in 147, våren 1999 pipelining 2 6

9 Kontrollhasarder: kombiner: move t1,zero # igjen: lw t0,0(a1) # # bgez t0,a_ok # f d e m w subu t0,zero,t0 # f d e m w a_ok: addiu a1,a1,4 # lw v1,0(a2) # # bgez v1,b_ok # f d e m w subu v1,zero,v1 # f d e m w b_ok: addiu a2,a2,4 # slt v0,v1,t0 # bne v0,zero,adder # f d e m w subu v0,t0,v1 # f d e m w b skriv # f d e m w adder: addu v0,t0,v1 # f d e m w skriv: sw v0,0(a3) # addiu a3,a3,4 # addiu t1,t1,1 # slt v0,t1,a0 # bne v0,zero,igjen # f d e m w jr ra # f d e m w alternativer: steile/stall delayed branch (som her) in 147, våren 1999 pipelining 2 7

10 Teknikker ved eliminering av NOP er a. From before b. From target c. From fall through add $s1, $s2, $s3 if $s2 = 0 then Delay slot sub $t4, $t5, $t6 add $s1, $s2, $s3 if $s1 = 0 then add $s1, $s2, $s3 if $s1 = 0 then Delay slot Delay slot sub $t4, $t5, $t6 Becomes Becomes Becomes if $s2 = 0 then add $s1, $s2, $s3 add $s1, $s2, $s3 if $s1 = 0 then sub $t4, $t5, $t6 add $s1, $s2, $s3 if $s1 = 0 then sub $t4, $t5, $t6 in 147, våren 1999 pipelining 2 8

11 Assemblykode eliminere er #include <regdef.h>.text.globl kombiner.set noreorder # kombiner: move t1,zero # i = 0; igjen: lw t0,0(a1) # a = *x; # delayed load bgez t0,a_ok # if ( a < 0 ) goto a_ok # delayed branch subu t0,zero,t0 # a = a; a_ok: addiu a1,a1,4 # x++; lw v1,0(a2) # b = *y; # delayed load bgez v1,b_ok # if ( b < 0 ) goto b_ok # delayed branch subu v1,zero,v1 # b = b; b_ok: addiu a2,a2,4 # y++; slt v0,v1,t0 # bne v0,zero,adder # if ( a <= b ) goto adder # delayed branch subu v0,t0,v1 # c = a b; b skriv # # delayed branch adder: addu v0,t0,v1 # c = a + b; skriv: sw v0,0(a3) # *z = c; addiu a3,a3,4 # z++; addiu t1,t1,1 # i ++ slt v0,t1,a0 # bne v0,zero,igjen # if ( i < antall ) goto igjen # delayed branch jr ra # # delayed branch.set reorder # in 147, våren 1999 pipelining 2 9

12 kombiner: move t1,zero igjen: lw t0,0(a1) bgez t0,a_ok subu t0,zero,t0 a_ok: addiu a1,a1,4 lw v1,0(a2) bgez v1,b_ok subu v1,zero,v1 b_ok: addiu a2,a2,4 slt v0,v1,t0 bne v0,zero,adder subu v0,t0,v1 b skriv adder: addu v0,t0,v1 skriv: sw v0,0(a3) addiu a3,a3,4 addiu t1,t1,1 slt v0,t1,a0 bne v0,zero,igjen jr ra kombiner: move t1,zero igjen: lw t0,0(a1) lw v1,0(a2) bgez t0,a_ok addiu a1,a1,4; subu t0,zero,t0 a_ok: bgez v1,b_ok addiu a2,a2,4 subu v1,zero,v1 b_ok: slt v0,v1,t0 bne v0,zero,skriv addu v0,t0,v1 subu v0,t0,v1 skriv: sw v0,0(a3) addiu t1,t1,1 slt v0,t1,a0 bne v0,zero,igjen addiu a3,a3,4 jr ra in 147, våren 1999 pipelining 3 0

13 Alle ene i løkken eliminert! #include <regdef.h>.text.globl kombiner.set noreorder kombiner: move t1,zero # i = 0; igjen: lw t0,0(a1) # a = *x; lw v1,0(a2) # b = *y; bgez t0,a_ok # if ( a < 0 ) goto a_ok addiu a1,a1,4 # x++; subu t0,zero,t0 # a = a; a_ok: bgez v1,b_ok # if ( b < 0 ) goto b_ok addiu a2,a2,4 # y++; subu v1,zero,v1 # b = b; b_ok: slt v0,v1,t0 # bne v0,zero,skriv # if ( a <= b ) goto skriv addu v0,t0,v1 # c = a + b; [denne hører til «adder»] subu v0,t0,v1 # c = a b; skriv: sw v0,0(a3) # *z = c; addiu t1,t1,1 # i ++ slt v0,t1,a0 # bne v0,zero,igjen # if ( i < antall ) goto igjen addiu a3,a3,4 # z++; jr ra # # men denne overlevde!.set reorder hva hvis.set noreorder fjernes? hva produserer gcc/cc av C koden? in 147, våren 1999 pipelining 3 1

14 Kompilering med gcc O2: 0x400a20: lui 0x400a24: addiu 0x400a28: addu 0x400a2c: addiu 0x400a30: sw 0x400a34: sw 0x400a38: blez gp,0xfc1 gp,gp, gp,gp,t9 sp,sp, 24 gp,0(sp) gp,16(sp) a0,0x400a94 0x400a3c: move t1,zero 0x400a40: lw t0,0(a1) 0x400a44: 0x400a48: bgez t0,0x400a54 0x400a4c: 0x400a50: subu t0,zero,t0 0x400a54: lw v1,0(a2) 0x400a58: 0x400a5c: bgez v1,0x400a68 0x400a60: addiu a1,a1,4 0x400a64: subu v1,zero,v1 0x400a68: slt v0,v1,t0 0x400a6c: beq v0,zero,0x400a7c 0x400a70: addiu a2,a2,4 0x400a74: b 0x400a80 0x400a78: addu v0,t0,v1 0x400a7c: subu v0,t0,v1 0x400a80: sw v0,0(a3) 0x400a84: addiu t1,t1,1 0x400a88: slt v0,t1,a0 0x400a8c: bne v0,zero,0x400a40 0x400a90: addiu a3,a3,4 0x400a94: jr ra 0x400a98: addiu sp,sp,24 Tilsammen 31 instruksjoner, hvorav 7 i prolog Til sammenligning resulterer kompilering med cc O2 i 101 instruksjoner! in 147, våren 1999 pipelining 3 2

15 Er det mulig å fjerne forgreninger og de tilhørende hasardene? kombiner: move t1,zero # i = 0; igjen: lw t0,0(a1) # a = *x; lw v1,0(a2) # b = *y; bgez t0,a_ok # if ( a < 0 ) goto a_ok addiu a1,a1,4 # x++; subu t0,zero,t0 # a = a; a_ok: bgez v1,b_ok # if ( b < 0 ) goto b_ok addiu a2,a2,4 # y++; subu v1,zero,v1 # b = b; b_ok: slt v0,v1,t0 # bne v0,zero,skriv # if ( a <= b ) goto skriv addu v0,t0,v1 # c = a + b; subu v0,t0,v1 # c = a b; skriv: sw v0,0(a3) # *z = c; addiu t1,t1,1 # i ++ slt v0,t1,a0 # bne v0,zero,igjen # if ( i < antall ) goto igjen addiu a3,a3,4 # z++; jr ra # # Ja, hvis «conditional move» er tilgjengelig se oppgavene 6.28 og 6.29 in 147, våren 1999 pipelining 3 3

16 En «fullstendig» IPS pipeline (fig. 6.55) IF.Flush ID.Flush EX.Flush u x Hazard detection unit ID/EX WB 0 u x EX/E IF/ID Control 0 ux EX Cause 0 ux WB E/WB WB PC 4 Instruction memory Shift left 2 isters = Except PC u x ALU Data memory ux ux Sign extend u x Forwarding unit in 147, våren 1999 pipelining 3 4

17 En moderne IPS pipeline PClock Phase Cycle Φ1 Φ2 Φ1 Φ2 Φ1 Φ2 Φ1 Φ2 Φ1 Φ2 IC RF EX DC WB Instr. Fetch Instr. Decode. File Read ITLB ICF ITC IDEC RFR Arithmetic/Logical Operations ALU RFW Load/Store Operations DVA DTLB DTC DCR LA RFW DCW Jump/Branch Operations BCP IVA Cycle Phase nemonic Descriptions IC RF EX DC WB Φ1 Φ2 ICF ITLB No activity Instruction Cache Fetch Instruction micro-tlb read Φ1 ITC Instruction cache Tag Check Φ2 Φ1 Φ2 Φ1 Φ2 Φ1 Φ2 RFR IDEC IVA BCP ALU DVA DCR DTLB LA DTC DCW RFW ister File Read Instruction Decode Instruction Virtual Address Calculation Branch Compare Arithmetic Logic Operation Data Virtual Address Calculation No new activity started Data Cache Read Data TLB look-up Load Data Alignment Data Cache Tag Check Data Cache Write ister File Write No activity Figure 7 Pipeline Activities Kilde: in 147, våren 1999 pipelining 3 5