Løsningsforslag til eksamen i IN147(A)

Transkript

1 Løsningsforslag til eksamen i IN147(A) Dag Langmyhr Øystein Gran Larsen 12 mai 1997 Oppgave 1: JK-flip-flop Boolsk ligning D-signalet bestemmer neste utgang, dvs Q(t + 1), og D-signalet tar derfor de samme verdiene som Q(t + 1) i sannhetsverditabellen Ligningen blir da: D = K Q(t) + J Q(t) Eventuelt en mindre optimal versjon: D = J K Q(t) + J K Q(t) + J K Implementasjon med en D-flip-flop Se figur 1 eller 2 for løsning K OR D Q J Clk Q Figur 1: Implementasjon med D = K Q(t) + J Q(t) 1

2 OR D Q K Clk J Q Figur 2: Implementasjon med D = J K Q(t) + J K Q(t) + J K Oppgave 2: Primtall En oversettelse uten særlige forsøk på optimalisering kan se slik ut: 1 #include <regdefh> 2 #define TRUE 1 4 #define MAX_PRIME text 8 globl primes 10 # Navn: primes # Synopsis: Finner de n første primtallene 12 # Signatur i C: void primes(int max, short prim[]) # Registerbruk: 14 # a0: Parameteren max (kan endres) # a1: Parameteren &prim[n_prim] (blir endret) 16 # t0: Konstanten MAX_PRIME # t1: Variabelen i 18 # t2: Adressen &is_prime[i] # t3: Variabelen j 20 # t4: Adressen &is_prime[j] # t6: En temporær variabel 22 # t7: Konstanten TRUE 24 primes: li t0,max_prime # /* Plassér konstanter li t7,true # i registre */ 26 ble a0,t0,pr1 # if (max>max_prime) move a0,t0 # max = MAX_PRIME; 28 pr1: move t1,zero # for (i=0; ) 30 la t2,is_prime # pr2: sb t7,0(t2) # is_prime[i]=true; 32 addi t1,t1,1 # addi t2,t2,1 # /* for(; i<=max; i++); */ 34 ble t1,a0,pr2 # 36 li t1,2 # for (i=2; 2

3 la t2,is_prime+2 # 38 bgt t1,a0,prx # i<=max; ) { pr3: lb t6,0(t2) # if (is_prime[i]) 40 beqz t6,pr4 # sh t1,0(a1) # prim[n_prim ] = i; 42 addi a1,a1,2 # pr4: add t3,t1,t1 # for (j=2*i; add t4,t2,t1 # 46 bgt t3,a0,pr6 # j<=max; ) pr5: sb zero,0(t4) # is_prime[j] = FALSE; 48 add t3,t3,t1 # add t4,t4,t1 # for (; j<=max; j+=i) 50 ble t3,a0,pr5 # 52 pr6: addi t1,t1,1 # for (; i<=max; i++); addi t2,t2,1 # 54 ble t1,a0,pr3 # 56 prx: sh zero,0(a1) # prim[n_prim] = 0; jr ra # return; 58 globl is_prime 60 data is_prime: space MAX_PRIME+1 # char is_prime[max_prime+1]; (Vektoren is_prim er tatt med her, men vi kunne også forutsatt at den var deklarert globalt et annet sted) Siden prosessoren steiler ved «data hazards», vil programmet alltid fungere riktig, men det vil ta litt lenger tid når slik steilinger oppstår Ved å flytte for eksempel linjene 44 og/eller 45 til plassen etter linje 39, vil man spare en steiling Det er åtte hopp i programmet (inkludert den jr som returnerer) Ved å legge en nop bak hver av disse vil programmet fungere riktig, men man kan spare eksekveringstid ved isteden å gjøre følgende: Bytte linjene 25 og 26, 33 og 34, 37 og 38, 45 og 46, 49 og 50, 53 og 54 samt 56 og 57 Flytte linje 44 til plassen etter linje 40 Oppgave 3: Lagring av tekst Funksjonen textfetch er ganske enkel; det er bare å teste på posisjonen og så plukke frem tegnet (eller en blank): uc textfetch(text *t, int pos) { if (pos<0 pos>=t->length) return ' '; return t->buf[pos]; Funksjonen textstore er litt mer komplisert i det tilfelle at teksten skal utvides Da må følgende gjøres: 1 allokere en ny tekstbuffer av passende lengde, 3

4 2 kopiere over tegnene fra den gamle bufferen (pekt på av t->buf) til den nye, 1 3 sette inn blanke i resten, 4 frigjøre den gamle bufferen, 2 og 5 oppdatere t->buf og ->length void textstore(text *t, uc c, int pos) { uc *bufx; int ix; if (pos < 0) return; if (pos >= t->length) { bufx = malloc((pos+1)*sizeof(uc)); for (ix = 0; ix <= pos; ++ix) bufx[ix] = textfetch(t,ix); free(t->buf); t->buf = bufx; t->length = pos+1; t->buf[pos] = c; Oppgave 4: Hukommelseshierarki i en bussbasert multiprosessor (Ikke IN147A) Koden i figur 3 og 4 er utformet slik at bare den ene grenen av testen trenger å være sann for at testen skal slå til! [På grunn av OR-ingen ( )] Med en protokoll som spesialbehandler cache-linjer med bare én leser (MESI-protokoll!) er det ikke nødvendig med invalidering på bussen En cache på 2Kbyte med 16 byte cachelinjer inneholder 128 linjer For å gjennomføre skriveoperasjonene må cachekohernsprotokollen garantere at cachen er eneste eier av de(n) berørte cache-linjen(e), slik at feks invalideringer må kringkastes på bussen Det er rimelig å anta at parametrene til adjust ligger i registre, slik at de ikke medfører busstrafikk Simulering med koden i figur 3 Viktige observasjoner: Hvert element set i vector trenger akkurat 16 byte plass, tilsv en cache-linje 1 Her kan vi ikke bruke standardoperatorene strcpy eller lignende, fordi det ikke står noe 0-byte sist i bufferen 2 Dette er viktig for å unngå hukommelseslekkasje 4

5 Prosessor 1 kan da operere uforstyrret på element nr 0 etter en innledende cache miss for å få den inn i cachen, samtidig som prosessor 2 kan operere uforstyrret på element nr 2 etter en innledende cache miss for å få den inn i cachen dette forutsetter at vector[256] er innrettet/alignet på 16 byte grenser ellers så vil hvert set gå over 2 cachelinjer Hvis set bare trenger én cache-linje holder det med én invalidering Antakelser: vector[0] legges i cache-linje i, feks 0 vector[2] legges i cachelinje i + 2 mod 128, feks 2 Løsning: hendelse linje i P1cache buss linje i P2 cache P1 leser vector[0]lower (1) l0 miss (2) read, M svarer (3) linje blir read only P2 leser vector[2]lower (1) l2 miss (2) read, M svarer (3) linje blir read only P1 leser vector[0]upper (1) l0 hit P2 leser vector[2]upper (1) l2 hit P1 skriver vector[0]mean (1) l0 hit, men read only (2) invalidering (3) read/write P2 skriver vector[2]mean (1) l2 hit, men read only (2) invalidering (3) read/write P1 skriver vector[0]lower (1) l0 hit P2 skriver vector[2]lower (1) l2 hit P1 skriver vector[0]upper (1) l0 hit P2 skriver vector[2]upper (1) l2 hit M: Memory De to invalideringene er «overflødige» siden ingen andre cache r linjene Simulering med koden i figur 4 Viktige observasjoner: Cachens størrelse blir her et kritisk moment, ettersom den er akkurat stor nok til å inneholde både lower[256] og upper[256], mens mean[256] alene tar 2 Kbyte Størrelsen på cachelinjene er 16 byte Dette gjør feks atlower[03] vil befinne seg i samme cachelinje hvis alignment er til 16 byte Tilsvarende for upper, mens en cache-linje bare har plass til to elementer fra mean Det betyr at mean[01] vil dele cache-linje med lower[03] mens mean[23] vil dele cachelinje med lower[47] Antakelser: lower[0], lower[1], lower[2], lower[3] legges i cache-linje i, feks 0 upper[0], upper[1], upper[2], upper[3] legges i cache-linje i + 64 mod 128, feks 64 5

6 mean[0] og mean[1] legges i cache-linje i, feks 0 mean[2] og mean[3] legges i cache-linje i + 1 mod 128, feks 1 Løsning: hendelse linje i P1cache buss linje i P2 cache P1 leser lower[0] (1) l0 miss (2) read, M svarer (3) read only P2 leser lower[2] (1) l0 miss (2) read, M svarer (3) read only P1 leser upper[0] (1) l64 miss (2) read, M svarer (3) read only P2 leser upper[2] (1) l64 miss (2) read, M svarer (3) read only P1 skriver mean[0] (1) l0 miss, lower[0] kastes (2) read, M svarer (3) invalidering (4) linje blir read/write P2 skriver mean[2] (1) l1 miss (2) read, M svarer (3) invalidering (4) linje blir read/write P1 skriver lower[0] (1) l0 miss (2) write back av mean[] (3) read, M svarer (4) invalidering lower[2] blir invalid (5) read/write P2 skriver lower[2] (1) l0 miss (2) read, P1 svarer (3) invalidering (4) lower[0] blir invalid (6) read/write P1 skriver upper[0] (1) l64 hit, men read only (2) invalidering (3) invalid (4) read/write P2 skriver upper[2] (1) l64 miss (2) read, P1 svarer (3) invalidering (4) invalid (5) read/write M: Memory Vurdering Koden i figur 3 gunstig organisering av data ingen false sharing liten trafikk på bussen Koden i figur 4 ugunstig organisering av data false sharing siden lower[0 2] og mean[0 1] konkurrerer om samme cache-linje stor trafikk på bussen 6

7 Oppgave 5: Trikk på enkeltspor (Ikke IN147A) Å sikre at kun én trikk kjører på enkeltsporstrekningen av gangen, er ekvivalent med å sikre en kritisk region Det vi altså trenger er én mutexsemafor: semaphore mutex = 1; void trikk() { down(&mutex); Kjør på enkeltsporet up(&mutex); Å åpne for flere trikker i samme retning er omtrent det samme som skjer i leser/skriver-problemet Som der trengs én semafor for å sperre hele enkeltsporstrekningen, og i tillegg trengs en mutex-semafor for å sikre operasjonen når trikken skal starte og avslutte kjøringen Det vil si, siden vi kan ha trikker i begge retninger, trenger vi to mutex-semaforer Vi trenger også to tellere som angir hvor mange trikker som for øyeblikket kjører henholdsvis øst- og vestover på strekningen (Den ene vil alltid være 0) Løsningen blir da: semaphore line = 1; semaphore mutex_east = 1, mutex_west = 1; int n_east = 0, n_west = 0; void trikk() { if ( kjører østover ) { down(&mutex_east); if (n_east == 0) down(&line); ++n_east; up(&mutex_east); Kjør på enkeltsporet down(&mutex_east); --n_east; if (n_east == 0) up(&line); up(&mutex_east); else { tilsvarende for trikk vestover 7

8 Løsningen med monitorer er basert på én monitor som har fire operatorer enter_east, leave_east, enter_west og leave_west samt to betingelsevariable for blokkering Det finnes også fire teller: to som holder rede på hvor mange som befinner seg på enkeltsporstrekningen i hver retning (hvorav minst den ene må være 0) og to som holder rede på hvor mange som venter på adgang til enkeltsporet i hver retning (og også her vil minst én alltid være 0) En løsning i kvasi-simula kan da se slik ut: Monitor class Line; begin condition Wait_east, Wait_west; integer N_passint_east = 0, N_passing_west = 0, N_waiting_east = 0, N_waiting_west = 0; procedure enter_east; begin if N_passing_west > 0 then begin ++N_waiting_east; Wait(Wait_east); end else ++N_passing_east; end enter_east; procedure leave_east; begin --N_passing_east; if N_passing_east = 0 then begin while N_waiting_west > 0 do begin --N_waiting_west; ++N_passing_west; Signal(Wait_west); end while; end if; end leave_east; operatorene enter_west og leave_west er helt tilsvarende end Line; ref(line) L; process class Trikk; begin if kjører østover then begin Lenter_east; Kjør på enkeltsporet Lleave_east; end else end Trikk; 8