INF3400 Digital Mikroelektronikk Løsningsforslag DEL 10

Like dokumenter
INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 10

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 10 Våren 2007

Del 10: Sekvensielle kretser YNGVAR BERG

GRUNNLEGGENDE problematikk ved sekvensiering blir

GRUNNLEGGENDE problematikk ved sekvensiering blir

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 11 Latcher og vipper

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 11 Latcher og vipper Våren 2007

KONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.

IN1020. Sekvensiell Logikk

Del 11: Latcher og vipper

INF1400. Sekvensiell logikk del 1

INF1400. Sekvensiell logikk del 1

Forelesning 6. Sekvensiell logikk

Løsningsforslag DEL1 og 2 INF3400/4400

Del 9: Dynamisk CMOS

KONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.

TFE4101 Krets- og Digitalteknikk Høst 2016

Løsningsforslag DEL1 og 2 INF3400/4400

Dagens temaer. Sekvensiell logikk: Kretser med minne. D-flipflop: Forbedring av RS-latch

INF2270. Sekvensiell Logikk

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007

Dagens temaer. Dagens temaer hentes fra kapittel 3 i læreboken. Oppbygging av flip-flop er og latcher. Kort om 2-komplements form

Repetisjon digital-teknikk. teknikk,, INF2270

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 12

Løsningsforslag INF1400 H04

Låsekretser (latch er) SR latch bygget med NOR S R latch bygget med NAND D latch. Master-slave D flip-flop JK flip-flop T flip-flop

UNIVERSITETET I OSLO

Del 6: Tidsforsinkelse i logiske kjeder

EKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK

TI dsforsinkelse i kjeder med logiske porter. Beregning av

UNIVERSITETET I OSLO

En mengde andre typer som DVD, CD, FPGA, Flash, (E)PROM etc. (Kommer. Hukommelse finnes i mange varianter avhengig av hva de skal brukes til:

UNIVERSITETET I OSLO

Dagens temaer. temaer hentes fra kapittel 3 i Computer Organisation. av sekvensielle kretser. and Architecture. Tilstandsdiagram.

Løsningsforslag til regneøving 6. a) Bruk boolsk algebra til å forkorte følgende uttrykk [1] Fjerner 0 uttrykk, og får: [4]

EKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK

Dagens temaer. Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er

INF3340/4340. Synkrone design Tilstandsmaskiner

INF3340. Tilstandsmaskiner

INF3340/4431. Tilstandsmaskiner

LØSNINGSFORSLAG 2006

Øving 7: Løsningsforslag (frivillig)

UNIVERSITETET I OSLO

5 E, B (16) , 1011 (2) Danner grupper a' fire bit , (2) Danner grupper a' tre bit 1 3 6, 5 4 (8)

UNIVERSITETET I OSLO

MAX MIN RESET. 7 Data Inn Data Ut. Load

Oppgave 1 (Flanke- og nivåstyrte vipper)

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

UNIVERSITETET I OSLO

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 og 14

Del 5: Statisk digital CMOS

Design med ASIC og FPGA (Max kap.7 og 18)

CMOS med transmisjonsporter blir presentert, herunder

Dagens tema. Dagens tema hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er. Tellere og registre

Datakonvertering. analog til digital og digital til analog

Dagens tema. Dagens temaer hentes fra kapittel 3 i læreboken. Repetisjon, design av digitale kretser. Kort om 2-komplements form

Forelesning 4. Binær adder m.m.

Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen.

MO deller for tidsforsinkelse i logiske porter blir gjennomgått.

EKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK, LF DIGITALTEKNIKKDELEN AV EKSAMEN (VERSJON 1)

INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG

INF 3430/4430. Viktige momenter i syntese og for valg av teknologi

Digitalstyring sammendrag

UNIVERSITETET I OSLO

CMOS med transmisjonsporter blir presentert, herunder

MIK 200 Anvendt signalbehandling, Lab. 5, brytere, lysdioder og logikk.

Studere en Phase Locked Loop IC - NE565

UNIVERSITETET I OSLO

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Datakonvertering. analog til digital og digital til analog

Lab 5 Enkle logiske kretser - DTL og 74LS00

Repetisjon. Sentrale temaer i kurset som er relevante for eksamen (Eksamen kan inneholde stoff som ikke er nevnt her)

Løsningsforslag i digitalteknikkoppgaver INF2270 uke 5 (29/1-4/2 2006)

PENSUM INF spring 2013

Dataveier og optimalisering. Kapittel 9

Oppsummering digital-teknikk, teknikk, INF2270

Elektronikk og IT DIGITALTEKNIKK

INF3430/4430. Kombinatoriske og sekvensielle byggeblokker implementert i VHDL :57

UNIVERSITETET I OSLO

Design med ASIC og FPGA (Max kap.7 og 18)

INF1400. Tilstandsmaskin

Notater: INF2270. Veronika Heimsbakk 10. juni 2014

INF3430/4431. VHDL byggeblokker og testbenker forts.

INF3430. VHDL byggeblokker og testbenker forts.

Det matematisk-naturvitenskapelige fakultet

Del 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor

Forelesning 7. Tilstandsmaskin

INF1400. Karnaughdiagram

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Den analoge verden blir digitalisert

CMOS inverter DC karakteristikker og hvordan transistorstørrelser

Forelesning nr.4 INF 1411 Elektroniske systemer

Lab 7 Operasjonsforsterkere

VEILEDNING TIL LABORATORIEØVELSE NR 8

Lab 6 Klokkegenerator, tellerkretser og digital-analog omformer

Eivind, ED0 Ingeniørfaglig yrkesutøvelse og arbeidsmetoder Individuell fremføring

INF3400 Digital Mikroelektronikk Løsningsforslag DEL 8

INF1400. Tilstandsmaskin

Transkript:

INF3400 igital Mikroelektronikk Løsningsforslag EL 10 YNGVAR BERG el 10: Sekvensielle kretser Soner for ikke overlapp I. Oppgaver A. Oppgave 7.1 TC/2 Term t ccq 35ps 35ps t pcq 50ps 50ps t pdq 40ps t setup 65ps 25ps t hold 30ps 30ps TABLE I Parameterverdier for sekvenseringselementer. Halvperiode 1 Halvperiode 2 Anta parameterverdier som gitt i tabell I. Finn maksimal propageringsforsinkelse innenfor en 500ps klokkeperiode for de følgende sekvenseringssystemene: 1. r. 2. To-fase transparente latcher. Anta at det ikke er klokke-skew. Fig. 2. Sekvensering (synkronisering) med latcher. Synkronisering ved hjelp av latcher er vist i Fig. 2. I et to-fase system er det vanlig å bruke to-fase ikke-overlappende klokker, der klokkefasene (klokkesignalene φ 1 og φ 2)ikkeerhøye samtidig. Hele klokkeperioden er T c. En halvperiode vil bestå av en tid der en av klokkesignalene er høye etterfulgt av en tid der ingen av klokkesignalene er høye (ikke-overlappende). A.1 Løsningsforslag Teori et er ulike metoder for å synkronisere signaler eller ulike sekvenseringsmetoder som kan anvendes. Synkroniseringselementene eller sekvenseringselementene som benyttes er typisk latcher eller vipper. Fig. 1. Sekvensering (synkronisering) med vipper. I Fig. 1 er det vist kombinatorisk synkronisert ved hjelp av kantfølsomme vipper. Synkronsieringspunktet er gitt av en positiv klokkeflanke. Ved en positiv klokkeflanke vil vippene kopiere inngangsignalet til utgangen og holde verdien inntil neste positive klokkeflanke. Ved å invertere synkroniseringssignalene vil man få synkroniseringspunkt ved negative klokkeflanker. Fig. 3. Sekvensering (synkronisering) med vipper realisert som latcher med klokke og invertert klokke. Sekvensering ved hjelp av vipper styrt av klokke () og invertert klokke ()ervistifigur3. Herertolacherplassert intill hverandre. Vi må da forutsette at de to latchene ikke er transparente samtidig, dvs. vi kan ikke tillate at og er høye samtidig. I praksis må vi sikre oss ved å ha en ikkeoverlappende periode der og er lave samtidig. Et slikt system setter strenge krav til forholdet mellom og. I tabell II er de ulike utrykkene (termene) for forsinkelse som legger begrensinger for timing i sekvensielle kretser.

Term t pd t cd t pcq t ccq t pdq t cdq t setup t hold Kommentar Logisk propagering forsinkelse Logisk contamination forsinkelse /vippe klokke til propagering forsinkelse /vippe klokke til contamination forsinkelse til propagering forsinkelse til contamination forsinkelse /vippe setup tid /vippe hold tid TABLE II Notasjon for sekvenseringselementer. M M M A Y X Y M Z1 Z2 A tpd Y Fig. 4. Timing for kombinatorisk. M Tidsforsinkelse i kombinatorisk er gitt av contamination forsinkelse og propagering forsinkelse og vist i Fig. 4. Utgangen kan begynne å endre seg etter tiden gitt av contamination forsinkelse t cd og utgangen vil bli stabil etter maksimal tidsforsinkelse fra inngang til utgang som er gitt av propageringsforsinkelse t pd. Contamination forsinkelse og propageringsforsinkelse kan være forskjellig på grunn av forskjellige kjeder eller signalveier i en. Timing for vippe ersom vi har sekvensielt system bestående av vipper som klokkes med og må vi forutsette at disse signalene er presist i motfase. Fig. 5. Timing for vippe. Tidsforsinkelse i en vippe er vist i Fig. 5. n vil holde en tilstand i hele perioden med unntak av lagring av ny verdi en kort stund etter at klokkesignalet skifter fra 0 til 1. n er avhengig av setup- og hold tid. ette betyr at inngangen må være stabil en stund før klokkesignakel endres fra 0 til 1 og forbli stabil tilstrekkelig lenge etter at klokkesignalet har blitt endret. Setup- og hold tid er sikkerhetsmarginer for åsikre riktig vippe funksjon. Fig. 6. Timing for vippe. Timing detaljer for vipper er vist i Fig. 6, der vippene er realisert som to latcher i motfase. Når klokkesignalet er lavt vil inngangslatcher i vippenene være transparente og kontinuerlig sample inn M =, samtidig med at utgangen oppfriskes ved hjelp av to invertere i tilbakekobling. ns funksjon er å sample inn i slutten av tidsperioden når =0,dvs. viønskerå laste inn verdien akkurat når endres fra 0 til 1. Transmisjonsport 1 () stenger og åpner slik at signalet som ligger på Z1 =M vil påvirke X via og deretter M. Vi har en situasjon der Z1 =X(= ). ersom forandres og påvirker X før åpner helt kan vi få en endring i X og deretter i M som er uønsket. En hold tid på vil sikre at M ikke endres uønsket. I tillegg vil det være gunstig at stenger før åpner slik at X ikke kan drives via når tilbakekoblingen skal være aktiv. For latchen som kontrollerer utgangen påvippen() harvinå en situasjon der skal overstyre. et kan være gunstig at stenger før åpner for å redusere støy på utgangen. Vi ser at contamination forsinkelse og propageringsforsinkelse er tilnærmet like og er tidsforsinkelsen fra M til når åpner, dvs fra stigende klokkeflanke. Ved fallende klokkeflanke vil det kunne oppstå en transparent situasjon dersom og er åpne samtidig. et er viktig at stenger før åpner for å sikre at ikke inngangsignalet påvirker. Vi ønsker i denne situasjonen når = 0 at vippen skal holde sin lagrede verdi. Begrensninger for maks forsinkelse for vippe Ideelt vil vi ønske hele klokkeperioden tilgjengelig for prosessering av signaler. Sekvenseringen vil medføre en viss overhead som er knyttet til sekvenseringselementene. ersom tidsforsinkelsen i kombinatorisk er for stor vil en vippe som skal lagre resultatet få signalet for sent slik at situasjonen ikke

tilfredstiller setup tid. Vi kaller en slik feil for set feil eller maks forsinkelse feil. F1 2 Tc F2 der (t setup + t pcq) er overhead ved sekvenseringen. Vi ser at ved å redusere t setup og t pcq til et minimum får vi mer av tiden som er tilgjengelig til å prosessere signaler i kombinatorisk (gjøre beregninger). Tiden tilgjengelig i en klokkeperiode T c er direkte avhengig av t setup og t pcq for vipper og tidsforsinkelse i kritisk signalvei i kombinatorisk mellom vipper. Klokkefrekvens, eller maksimal klokkefrekvens, er direkte knyttet til klokkeperioden: f max = 1 T c. (3) 2 tpd Beregning av maksimal propageringsforsinkelsen for vippe Vi kjenner klokkeperioden som er 500ps. Maksimal propageringsforsinkelse er gitt av Fig. 7. Begrensninger for maks forsinkelse. Begrensninger for maks forsinkelse er vist i Fig. 7. ersom vi antar at vippene F 1ogF2 styres av identiske klokkesignaler, dvs. at klokkesignalene har transisjoner på nøyaktig samme tidspunkt, er maksimal tid fra en vippe til neste vippe gitt av T c: t pd T c (t setup + t pcq) 500ps (65ps +50ps) 385ps. Maksimal propageringsforsinkelse for vippen er 385ps. T c t pcq + t pd + t setup, (1) der t pcq er propageringsforsinkelse for klokke til utgang () for vippe, t pd er propageringsforsinkelse i kombinatorisk og t setup er setup tid for vippe. X Y M Z1 Z2 Fig. 8. Propageringsforsinkelse for klokke til utgang () for vippe. Propageringsforsinkelse for klokke til utgang () forvippeer vistifig.8.når klokkesignalet er lavt vil inngangslatchen sample inn til M kontinuerlig. Når klokke signalet endres fra 0 til 1 lukker transmisjonsportene ogmensog åpner. verdien som er ligger på M (lagret) vil transmitteres via til. Propageringstidsforsinkelsen i dette tilfellet er gitt av en transmisjonsport og en inverter i kjede og last på Y og utgangen. Propageringsforsinkelse i kombinatorisk nettverk mellom de to vippene i Fig. 7 er gitt av en den signalveien mellom og 2 som har størst tidsforsinkelse. Vi kaller den aktuelle signalveien en kritisk signalvei. Setuptiden for vippen er en sikkerhetsmargin for åsample riktig verdi i inngangslatchen i vippen. Setuptid varierer med prosess og implementasjon av vippen. Vi kan uttrykke begrensning for maks tidsforsinkelse på en annen form: t pd T c (t setup + t pcq), (2)

Timing for latchen rekker å sample riktig verdi. Vi kaller denne tiden setup tid. For åværesikkerpåriktigsamplingmå være stabil en stund etter at klokkesignalet har blitt 0. Vi kaller dette for hold tid. Begrensninger for maks forsinkelse for latcher 1 KL1 2 KL2 3 q tpdq TC/2 TC/2 Halvperiode 1 Halvperiode 2 Soner for ikke overlapp Fig. 9. Timing for latch. Timing for en latch er vist i Fig. 9. Samplingstidspunktet for latchen er ved fallende klokkeflanke. Vi må forutsette at inngangssignalet kommer fra en latch styrt av et annet klokkesignal, for eksempel invertert klokke som gir klokkesignaler i motfase. Mellom latchene er det typisk kombinatorisk. 1 tpdq1 TC 2 tpd1 tpdq2 2 tpd2 q tpdq 3 Fig. 11. Begrensinger for maks forsinkelse i et sekvenseringssystem med latcher styrt av tofase klokker. Timingdetaljer i et sekvenseringssystem med transparente latcher som styres av tofase klokker er vist i Fig. 11. Vi antar at inngangen 1 ankommerlatch1når φ 1 = 1 og propagerer i kombinatorisk KL1 fordi latch 1 er transparent når φ 1 = 1. Kritisk signalvei i KL1 vil bestemme maksimal tidsforsinkelse t pd1 for KL1. Vi må forutsette at 2 erstabiligod tid før φ 2 svinger fra 1 til 0 slik at vi får riktig verdi samplet (latchet) i latch 2. Tilsvarende argumentasjon gjelder for latch 3 osv. Vi kan uttrykke en klokkeperiode T c som: T c t pdq1 + t pd1 + t pdq2 + t pd2. (4) ersom vi løser med hensyn på total propageringsforsinkelse i hele klokkeperioden får vi: Fig. 10. Timing for latch. Timingdetaljer for en latch er vist i Fig. 10. Når klokkesignalet er lavt vil latchen fungere som et minneelement med tilbakekobling. ersom vi ser på latchen og kombinatorisk som prosesserer signalet fra latchen og neste latch får vi et system som vist i Fig. 2 med = φ 1 og = φ 2.Fra stigende klokkeflanke får vi klokke til forsinkelse t ccq og t pcq som vist i Fig. 10. en er transparent når klokkesignalet er høyt og enhver forandring på vil påvirke. Vimåforutsette at er stabil en liten stud før fallende klokkeflanke slik at t pd = t pd1 + t pd2 T c (2t pdq ), (5) der (2t pdq2 ) er overhead gitt av propageringsforsinkelse i latchene, som vi antar er lik for de aktuelle latchene. Beregning av maksimal propageringsforsinkelse for to-fase transparent latch Vi kjenner klokkeperioden som er 500ps. Maksimal propageringsforsinkelse for to-fase transparent latch er gitt av

t pd = t pd1 + t pd2 T c (2t pdq ) 500ps 2 40ps 420ps. Maksimal propageringsforsinkelse for to-fase transparent latch er 420ps. B. Oppgave 7.2 Gjenta forrige oppgave, men anta at klokke-skew mellom to elementer kan være 50ps. B.1 Løsningsforslag Teori Vi har til nå forutsatt ideelle klokkesignaler uten skew eller forskyvning. I praksis vil klokkeflankene komme til litt forskjellige tider for ulike latcher og vipper. ette skyldes at sekvenseringselementene vil være plassert ulike steder på en krets og dermed representere ulik last 1 for klokkesignalet. F1 2 Tc F2 tskew tpd 2 Fig. 12. Klokkeskew og vipper. I Fig. 12 er det vist et system med vipper som styres av et klokkesignal hvor tykk linje for markerer det seneste tidspunktet for klokketransisjonene. Klokketransisjonene kan komme tidligere som vist i figuren. en kritiske situasjonen for maksimal forsinkelse i et system med vipper er om vippen som sender et signal får klokketransisjonen sent og mottager vippen får klokketransisjonen tidlig. I dette tilfellet må klokkeskew trekkes fra den tiden systemet har tilgjenglig for å prosessere signaler i kombinatorisk mellom vippene. Man regner da klokkeskew som en del av ovreheaden ved sekvenseringen. 2 tskew 2 Fig. 13. Klokkeskew og vipper. 1 Spesielt ulik kapasitans og motstand på grunn av interkonnekt.

en kritiske situasjonen for minimum tidsforsinkelse har vi når sendervippen får klokketransjonen tidlig og mottager vippen får klokketransisjonen sent som vist i Fig. 13. I dette tilfellet vil den effektive holdtiden øke og vi får begrensingene: t pd T c (t pcq + t setup + t skew ), (6) der (t pcq + t setup + t skew ) er overhead i sekvenseringen. Vi har da: t cd t hold t ccq + t skew. (7) C. Oppgave 7.3 Bestem minimum logisk contamination forsinkelse for hver klokkeperiode (halve klokkeperioden for to-fase latcher) for følgende sekvenseringsmetoder: 1. r. 2. To-fase transparente latcher med klokkesignaler med 50% duty cycle. 3. To-fase transparente latcher med klokkesignaler med ikkeoverlappende tidsperiode på 60ps. 1 Fig. 14. KL1 2 KL2 TC/2 TC/2 Halvperiode 1 Halvperiode 2 Klokkeskew og transparente latcher. 3 Anta at det ikke er klokke-skew.. Løsningsforslag Begrensninger for minimum forsinkelse for vippe Sekvenseringselementer bør kunne plasseres inntil hverandre uten vesentlig kombinatorisk mellom elementene. Eksempel på sekvensielle systemer med minimal kombinatorisk mellom sekvenseringselementene er pipeline systemer. ersom hold tid er stor og contamination forsinkelsen er liten kan data propagere gjennom to sekvenseringselementer ved en klokkeflanke. En slik feil kalles race feil, hold tid feil eller minimum-forsinkelse feil. I et tofase system med transparente latcher vil ikke klokkeskew redusere ytelsen, som vist i Fig. 14, sålenge de to klokkefasene er ikke-overlappende. Vi kaller et system med transparente latcher med tofase ikke-overlappende klokker for skew tolerant. Muligheten for å fordele tid mellom klokkefasene vil imidlertid bli mer begrenset: t pd T c 2t pdq t cd1,t cd2 t hold t ccq t ikkeoverlapp + t skew, (8) 2 der t cd er contamination forsinkelse for kombinatorisk mellom latcher. For latcher som styres av klokkepulser vil fordeling av tid i kombinatorisk nettverk mellom latcher bli svært begrenset fordi klokkeskew kan føre til at klokkepulsene blir svært smale. Beregning av maksimal propageringsforsinkelse for vippe og klokkeskew lik 50ps ersom vippen har en klokkeskew lik 50 ps får vi t pd T c (t pcq + t setup + t skew ) 500ps (50ps +65ps +50ps) 335ps. Maksimal propageringsforsinkelse for vippen med klokkeskew blir 335ps. Beregning av maksimal propageringsforsinkelse for to-fase transparent latch og klokkeskew lik 50ps Vi har t pd T c 2t pdq 420ps. Vi ser at for en to-fase transparent latch representerer ikke klokkeskew en ektra begrensing i maksimal propageringsforsinkelse. 2 Fig. 15. Begrensinger på minimumsforsinkelse for vipper. Begrensninger for minimum tidsforsinkelse for vipper er vist i Fig. 15 der vi antar at klokkesignalene til de to vippene er helt i fase (like). etaljer for et system med to vipper som er koblet sammen uten (minimalt) kombinatorisk for = 0 er vist i Fig. 16. Vi ser at så lenge = 0 vil latch 1-1 i den første vippen følge inngangen, dvs. vi latcher inn i M. Utgangen på den første vippen holdes stabil ved hjelp av tilbakekobling i latch 1-2, og føres via eventuell kombinatorisk til den neste vippen, nærmere bestemt latch 2-1 som latcher (sampler) inn til 2M. Vi ser at i slutten av perioden hvor = 0 vil,, TP5 og TP8 være helt åpne og,, TP6 og TP7 være helt lukket. Vi må forutsette at inngangen er stabil en stund før stigende klokkeflanke (t setup). En kritisk situasjon som medfører feil er dersom og TP5 er åpne samtidig slik at M blir transmittert til 2M via. nes funksjon er å lagre verdier i etterfølgende klokkeperioder.

1-1 1-2 M M 2 2 2 2M 2 (a) (b) 1-1 1-2 M 2 TP5 2-1 2-2 2M TP7 2 TP6 TP8 2-1 2-2 Fig. 17. Begrensinger på minimumsforsinkelse for vipper. etaljer i timing når =0 1. 2 TP5 TP6 2M (c) TP7 TP8 2 Vi har følgende uttrykk for vippe t cd t hold t ccq 30ps 35ps 0. Fig. 16. Begrensinger på minimumsforsinkelse for vipper. etaljer i timing når =0. ersom vi ser på detaljene rundt stigende klokkeflanke, som er vist i Fig. 17, ser vi at M skal endre medklokketil contamination forsinkelse t ccq. etvilsiatvifår en endring, men ikke nødvendigvis stabil verdi, på ved tidspunktet t ccq etter stigende klokketransisjon. Ideelt sett har nå denneste vippen lukket TP5 og kan ikke påvirkes av endringer på 2 =. For å sikre at en vippe ikke endres feilaktig er det påkrevd at det defineres en hold tid for inngangen. I dette tilfellet betyr det at den siste vippen forutsetter at inngangen 2 erstabil en liten stund etter stigende klokkeflanke. et er avgjørende at ikke 2 endres som følge av endring på idet ved stigende klokkeflanke før vippens setup tid er over. Vi kan uttrykke dette som t cd t hold t ccq, (9) der t cd er contamination forsinkelse i kombinatorisk 2 mellom vippene. Med andre ord, det er viktig at tidsforsinkelsen mellom vippene er så stor at inngangen til vippe nummer 2 ikke har har fått ny verdi fra latch 1-1 før setup tiden til vippe 2 er over. ersom 2 endres før setuptiden er over vil latch 1-2 og latch 2-1 være transparente samtidig slik at 2M blir lik M, som vil medføre at 2 blir lik i neste omgang. ersom contamination forsinkelse, dvs. klokke til forsinkelse, for vippen er større enn hold tid kan vippene plasseres helt inntil hverandre. I dette tilfellet vil ikke vippe nummer 2 rekke å reagere på endringer på inngangen for tidlig. Minimum logisk contamination forsinkelse for vippe 2 I eksemplet er det ikke kombinatorisk mellom vippene slik at contamination forsinkelse blir minimum forutsatt at ikke avstanden mellom vippene er stor. Minimum contamination forsinkelse er 0. Begrensninger for minimum forsinkelse for latcher 2 2 1 tikkeoverlapp 2 Fig. 18. Begrensninger på minimumsforsinkelse for latcher som er styrt av to fase klokker. I Fig. 18 er begrensninger på minimumsforsinkelse for latcher som er styrt av to fase lokker vist. ene styres av tofase ikkeoverlappende klokker som skal garantere at to latcher som styres av hver sin klokkefase ikke er åpne samtidig. Når begge klokkefasene φ 1 og φ 2 er lave samtidig skal begge latchene være lukket slik at utgangene ikke skal kunne påvirkes av inngangene. Ved stigende klokkeflanke på φ 1 åpner latchene som er styrt av φ 1 slik at 1 latches inn til. Merk at latchene er

nivåfølsomme, dvs. utgangen pålatchenevilpåvirkes av inngangen så lengelatcheneråpen, i motsetning til en vippe som er kantfølsom. Vi forutsetter derfor at latchen som styres av φ 2 har en hold tid som går utover tiden når φ 2 = 1. Vi kan anta at denne hold tiden t hold er så langatdenkanpåvirke utgangen 2 etter at og2 er endret som følge av latcing ved tidspunktet når φ 1 svinger fra 0 til 1. For to-fase transparente latcher med klokkesignaler med ikkeoverlappende tidsperiode på 60ps har vi t cd1,t cd2 t hold t ccq t ikkeoverlapp 30ps 35ps 60ps 0. 1 1 2 2 2 2 Minimum contamination forsinkelse for latchen er 0. References [1] Neil H.E. Harris og avid M. Harris Integrated Circuit esign fjerde utgave 2010, ISBN 10: 0-321-69694-8, ISBN 13: 978-0- 321-69694-6, Pearson. Fig. 19. Begrensninger på minimumsforsinkelse for latcher som er styrt av to fase klokke. etaljer ved stigende transisjon på φ 1. Timing detaljer for latcher som er styrt av to fase klokke ved stigende transisjon på φ 1 er vist i Fig. 19. ersom hold tiden for latch styrt av φ 2 er for lang i forhold til tidsforsinkelse mellom latchene kan vi latche inn feil verdi. Vi har en situasjon der er PÅ slik at latch styrt av φ 1 er åpen og ikke er helt AV slik at latch styrt av φ 2 er delvis åpen. I denne situasjonen er den ene latchen åpen og den andre delvis åpen slik at de to latchene satt sammen blir delvis transparent. Vi kan uttrykke betingelser for korrekt latching ved å sette en nedre grense for contamination forsinkelse for kombinatorisk mellom latchene: t cd1,t cd2 t hold t ccq t ikkeoverlapp, (10) der t hold er hold tid for latchene, t ccq er klokke til contamination forsinkelse for latchene og t ikkeoverlapp er tiden der begge klokkefasene er lave. Alternativt kan vi utrykke dette som en begrensning på holdtiden: t hold t ikkeoverlapp + t ccq + t cd. (11) ersom tiden der begge klokkefasene er lave og t ikkeoverlapp er tilstrekkelig lang vil vi ikke få problem med for liten tidsforsinkelse i kombinatorisk mellom to latcher. Minimum logisk contamination forsinkelse for to-fase transparente latcher med klokkesignaler med 50% duty cycle For to-fase transparente latcher har vi t cd1,t cd2 t hold t ccq t ikkeoverlapp 30ps 35ps 0 0. Minimum contamination forsinkelse for latchen er 0. Minimum logisk contamination forsinkelse for to-fase transparente latcher med klokkesignaler med ikke-overlappende tidsperiode på 60ps