Oppsummering digital-teknikk, teknikk, INF2270

Transkript

1 Oppsummering digital-teknikk, teknikk, INF227 Grovt sett kan digital-teknikk-delen fordeles i tre: Boolsk algebra og digitale kretser Arkitektur (Von Neuman, etc.) Ytelse (Pipelineling, cache, hukommelse, etc.) INF227 /43

2 Boolske funksjoner Tilordner en binær funksjon, F, en verdi bestemt av verdien påp en eller flere andre binære variabler Eksempel F = x + y' z ( = x + yz) 28 Direkte port-implementasjon: y y z INF227 2/43

3 Sannhetsverditabell En boolsk funksjon kan visualiseres i en sannhetsverditabell Eksempel F = x y' z En gitt funksjon har kun en sannhetstabell + Men, en gitt sannhetsverditabell har uendelig mange funksjonsuttrykk x y z F 28 kan brukes til forenkling av funksjonsuttrykk INF227 3/43

4 Teorem/postulatliste for Boolsk Algebra (regneregler som kan brukes til forenkling) x + = x x + x = x + y = y+x x + (y+z) = (x+y) + z x(y+z) = xy + xz x + x = x x + xy = x (x+y) = x y x = x xx = xy = yx x (yz) = (xy)z x + (yz) = (x+y)(x+z) x x = x x + = x = x(x+y) = x (xy) = x + y INF227 4/43

5 Forenkling av uttrykk gir enklere port-implementasjon x y z x yz 28 xy xy x z INF227 5/43

6 Generell designprosedyre (Kombinatoriske kretser). Bestem hvilke signal som er innganger og hvilke som er utganger 2. Sett opp sannhetsverditabell for alle inngangskombinasjoner 3. Generer funksjonsuttrykket ut fra sannhetsverditabellen Tilpass /forenkle funksjonsuttrykket mot aktuelle porter INF227 6/43

7 Karnaughdiagram - 4 variable Plassering av termer for 4-variable funksjoner Termene plasseres slik at kun variabel varierer i mellom hver vannrette/loddrette naborute INF227 7/43

8 Grupperingsregler for diagram med variable Gruppèrer rer naboruter som inneholder slik at vi får f r sammenhengende rektangler Antall ruter i hver gruppèring ring må være et multiplum av 2 (dvs., 2, 4, 8, etc.). Ytterkantene av diagrammet kan også være naboruter 28 Eksempel INF227 8/43

9 Grupperingsregler for diagram med variable Eksempel: INF227 9/43

10 Utlesningsregler for diagram med variable Representerer hver gruppe ved de variablene i gruppen som ikke varierer. Diagrammets funksjon blir summen av hvert gruppeledd: 28 Eksempel F = AD + CD +B C + AB INF227 /43

11 Utlesning av ere Ved å lese ut de tomme rutene ( erne)( fra diagrammet får f r man F Dette kan noen ganger gi en enklere funksjon, eksempel: 28 F = yz + wx F = (yz + wx ) Hadde vi lest ut ere ville vi fått: f F = xy + w y + w z + xz INF227 /43

12 Dekoder Dekoder tar inn et binært ord, gir ut alle kombinasjoner 28 Eksempel: 3bit inn / 8bit ut INF227 2/43

13 Enkoder Enkoder motsatt av dekoder Eksempel: 8x3 enkoder Innganger Utganger 28 D D D 2 D 3 D 4 D 5 D 6 D 7 x y z x = D 4 + D 5 + D 6 + D 7 y = D 2 + D 3 + D 6 + D 7 z = D + D 3 + D 5 + D 7 Antar at det ikke eksisterer andre inngangskombinasjoner INF227 3/43

14 MUX 28 Eksempel: 4-4 MUX Velger ut en av fire innganger INF227 4/43

15 Binær r adderingskrets Halvadder (ikke mente inn) A B S C 28 Fulladder (evt. mente inn) A n B n S n C n+ C n INF227 5/43

16 C n+ C n C Systemelementer: Halvadder: Tar ikke mente inn Fulladder: Tar mente inn Subtraksjon kan også enkelt implementeres (2-er komplement) Et adder-system A n A B + S = B n S n A B S 28 A 3 B 3 A 2 B 2 A B A B C 4 Full adder C 3 Full adder C 2 Full adder C Halv C = adder S 3 S 2 S S INF227 6/43

17 Definisjoner, logiske kretser Kombinatorisk logikk Utgangsverdiene er entydig gitt av nåværende n kombinasjon av inngangsverdier Sekvensiell logikk Inneholder hukommelse (låsekretser/latcher, FlipFlops) 28 Utgangsverdiene er gitt av nåværende n kombinasjon av inngangsverdier, samt sekvensen (tidligere inngangs - /utgangsverdier) INF227 7/43

18 SR Latch - funksjonell beskrivelse ) Kretsen skal sette Q til hvis den får f på inngang S.. Når N r inngang S går r tilbake til skal Q forbli på p S R Q 28 2) Kretsen skal resette Q til når r den får f på inngang R.. Når N r inngang R går r tilbake til skal Q forbli på p 3) Tilstanden på både S og R brukes normalt ikke SR S R Q låst INF227 8/43

19 D Latch Dataflyten gjennom en D latch kontrolleres av et klokkesignal D latch: ) Slipper gjennom et digitalt signal så s lenge klokkeinngangen, clk, er (transparent) D Clk Q 28 2) I det øyeblikk klokkeinngangen går g r fra til låser utgangen seg på p sin nåværende n verdi. Forandringer på p inngangen vil ikke påvirke p utgangsverdien så s lenge klokkesignalet er INF227 9/43

20 D-Latch Clk = : kretsen slipper gjennom signalet Clk = : kretsen holder (låser) utgangssignalet D Q 28 Clk D Clk Q Logisk verdi på p D i det øyeblikk Clk går r i fra til bestemmer verdien som holdes på p Q INF227 2/43

21 Flip-Flop Flop er FlipFlop er kommer i to varianter: Positiv flanketrigget Negativ flanketrigget Hakk, indikerer flanketrigget På en positiv flanketrigget FlipFlop kan utgangen kun skifte verdi i det øyeblikk klokkesignalet går fra til. D Clk Q 28 På en negativ flanketrigget FlipFlop kan utgangen kun skifte verdi i det øyeblikk klokkesignalet går fra til. D Clk Q INF227 2/43

22 En D latch er transparent for Clk= D Flip-Flop Flop D Q Clk D Clk Q 28 En positiv flanketrigget D FlipFlop holder/låser (sampler) verdien på p D i det øyeblikk Clk går fra til (positiv flanke). Denne verdien holdes fast på p utgangen helt til neste positive flanke D Q Clk D Clk INF227 22/43 Q

23 JK Flip-Flop Flop En JK FlipFlop har følgende egenskaper J=,, K=: Utgang låst l J=,, K=: Resetter utgang til J=,, K=: Setter utgang til J=,, K=: Inverterer utgang Q Q Q Q 28 Utgangen kan kun forandre verdi på p stigende klokkeflanke En JK FlipFlop er den mest generelle FlipFloppen vi har J K Q låst Q INF227 23/43

24 T Flip-Flop Flop Kretsoppbygging Grafisk symbol Q Q 28 Q Q INF227 24/43

25 T Flip-Flop Flop En T FlipFlop har følgende egenskaper T=, Utgang låst Q T=, Inverterer utgang Q Q Q 28 Utgangen kan kun forandre verdi på stigende klokkeflanke Det er lett å lage tellere av T FlipFlop er T Q låst Q INF227 25/43

26 Tilstandsmaskin En tilstandsmaskin er et sekvensielt system som gjennomløper et sett med tilstander styrt av verdiene på inngangssignalene Tilstanden systemet befinner seg i, pluss evt. inngangsverdier bestemmer utgangsverdiene Tilstandsmaskinskonseptet gir en enkel og oversiktlig måte å designe avanserte system på 28 Generell tilstands-maskin basert på p D flip-flops flops N-stk flip-flops flops gir 2N forskjellige tilstander Utgangssignalene er en funksjon av nåværende tilstand pluss evt. Inngangsverdier Se forelesningsnotater og ukeoppgaver 28. januar INF227 26/43

27 Von Neuman-modellen modellen Enkel modell fra slutten av 94-tallet for organisering av en datamaskin Fem ulike enheter: 28 Nesten alle datamaskiner i dag har denne organiseringen INF227 27/43

28 Eksekvering av instruksjoner Adresse-buss Data-buss 28 Instruksjonsregister INF227 28/43

29 Ytelsesforbedring To viktige teknikker for å øke hastigheten til en CPU er pipelining og cache Pipelining: Starte eksekvering av en ny instruksjon hver klokkesykel Cache: Egen type hurtigminne som nesten er like rask som interne registre, men med mye større kapasitet, dog ikke like mye som RAM Dessuten benyttes også parallell-eksekvering benyttes det er mulig, spesielt internt i CPU-hardware (superskalare maskiner) 28 Men: En av de viktigste årsakene til at maskiner blir raskere er likevel at transistorene blir mindre, trekker mindre strøm, og kan endre tilstand raskere INF227 29/43

30 Pipelining Kan sammenlignes med samlebåndsproduksjon: Isteden for å vente til forrige instruksjon er ferdig eksekvert, setter man i gang neste instruksjon så fort første steg av forrige instruksjon er ferdig. Med pipelining øker man antallet instruksjoner som blir ferdig eksekvert per tidsenhet, men: hver instruksjon tar fortsatt like lang tid Forutsetningen for pipelining er at hver enhet som utfører en del av en instruksjon arbeider uavhengig av de andre enhetene i pipelinen 28 Gitt en prosessor hvor hver instruksjon består av fire steg: FETCH (Hent instruksjon) DECODE (Dekod instruksjonen) EXECUTE (Utfør instruksjonen) WRITE BACK (Skriv resultatet til minne) INF227 3/43

31 Pipelining (forts.) 28 Uten pipelining avsluttes en instruksjon hver fjerde klokkesykel. Med pipelining er instruksjon ferdig etter 3. klokkesykel, instruksjon 2 ferdig etter 4. klokkesykel, osv. Mao: En instruksjon er ferdig hver klokkesykel INF227 3/43

32 Utfordringer med pipelining Pipelining krever at alle stegene hver tar maksimalt en klokkesykel Spesielt utfordrende for instruksjoner med minneaksess Det forekommer tilfeller hvor man ikke kan starte en ny instruksjon hver klokkesykel og pipelinen må stoppe opp i en eller flere klokkesykler Kalles også for stalling Hovedårsaken til stalling er hasarder av ulike typer: Ressurshasarder Datahasarder Kontrollhasarder INF227 32/43

33 Cache Ønsker så mye og rask hukommelse som mulig tilgjengelig for et program under eksekvering, både for instruksjoner og data Cache-minnet er logisk sett plassert mellom CPUen og RAM slik det er vist i figuren under: Innholdet i cache vil alltid være et subsett av innholdet i RAM Fysisk er cache enten integrert på CPU en eller plassert rett ved siden av (eller begge deler) INF227 33/43

34 Cache (forts.) Kapasiteten til cache ligger i mellom det interne i CPUen og RAM. Typiske verdier er fra 8 KB til 2 MB (Finnes i flere nivåer kalt L, L2 og L3) Siden cache n er nesten like rask som CPUen, trenger ikke CPU en å stoppe opp og vente i mange klokkesykler på at RAM skal levere data. CPU en har ingen bevissthet om at det finnes cache og ser ikke forskjell på om data eller instruksjoner ligger i cache eller i RAM 28 CPUen får beskjed utefra (buss- eller cache-kontroller) når data er klare. Om CPUen venter eller klokkesykler spiller ingen rolle annet enn for hastigheten INF227 34/43

35 Read/write hit/miss Cache-kontrolleren må håndetere 4 tilstander av aksess av cache Read hit Det skal leses fra hukommelsen og blokken med ordet befinner seg i cache Data leveres med en gang fra cache til CPU en Read miss Det skal leses fra hukommelsen, men blokken det skal leses fra er ikke i cache Cache-kontrolleren må bestemme 28 Hvilken blokk i cache som kan/skal overskrives Kopiere inn riktig blokk fra RAM til cache Levere ordet til CPU en Ved begge read-operasjoner vil innholdet i RAM og innholdet i kopien av blokkene i cache være identiske OK INF227 35/43

36 Read/write hit/miss (forts.) Write hit Det skal skrives til hukommelsen og blokken med lokasjonen det skal skrives til ligger i cache Data skrives til riktig lokasjon i blokken i cache Write miss Det skal skrives til hukommelsen og blokken med lokasjonen det skal skrives til ligger ikke i cache 28 Cache-kontrolleren må bestemme: Hvilken blokk i cache som kan/skal overskrives Kopiere inn riktig blokk fra RAM til cache Besørge skriving til riktig lokasjon i cache Ved begge write-operasjoner vil ikke innholdet i RAM og innholdet i kopien av blokkene i cache være identiske ikke OK INF227 36/43

37 Mer om write hit/miss Hvis det bare skrives til cache og ikke RAM, vil ikke RAM inneholde gyldige data Hvis en blokk det er skrevet til kastes ut fordi cache er full, mister man data To strategier benyttes for å håndtere write-operasjonen korrekt: Write-through: Etter hver gang det skrives til en blokk, skrives innholdet i blokken også tilbake til RAM 28 Fordel: Ulempe: Enkelt å implementere i cache-kontrolleren Hvis det skal skrives flere ganger rett etter hverandre til samme blokk må prosessoren vente mellom hver gang INF227 37/43

38 Mer om write hit/miss Write-back Innholdet i en blokk i cache kopieres kun tilbake til RAM hvis blokken skal overskrives i cache og det har blitt skrevet til den i cache For raskt å detektere om en blokk har blitt skrevet til benyttes et kontroll-bit i cache (kalles dirty-bit et) Fordel: Gir ingen hastighetsreduksjon ved flere påfølgende write-operasjoner til samme blokk siden CPU en ikke trenger vente mellom hver skriving 28 Ulempe: Hvis det skal skrives flere ganger rett etter hverandre til samme blokk må prosessoren vente mellom hver gang. Hvis arkitekturen støtter direkte lesing/skriving mellom RAM og Input/Outputenheter uten å gå via CPU en (kalt Direct memory Access eller DMA), risikerer man inkonsistente data hvis ikke DMA-kontrolleren kommuniserer med cachekontrolleren INF227 38/43

39 Look-aside arkitektur () Cache er plassert parallelt med RAM (system-interface) Både RAM og cache leser adresselinjene samtidig INF227 39/43

40 Look-aside arkitektur (2) Når prosessoren starter en lesing, sjekker cache adressen (snooping) for å se om det er en read hit Hvis read hit : Cache svarer prosessoren og stopper videre buss-syklus for å hindre lesing fra hovedminnet (RAM) Hvis read miss : Hovedminnet (RAM) vil besvare henvendelsen fra prosessoren. Cache snarfer data slik at de er i cache neste gang prosessoren ber om dem. 28 Fordeler: Ulempe Mindre komplisert enn look-through Bedre responstid (RAM og CPU ser samme buss-syklus) Prosessoren kan ikke aksessere cache hvis en annen enhet aksesserer RAM samtidig INF227 4/43

41 Look-through arkitektur () Cache sitter fysisk mellom CPU og internbussen Cache-kontrolleren vil avgjøre om buss-syklus skal slippe videre til RAM INF227 4/43

42 Look-through arkitektur (2) Når prosessoren starter en minne-aksess vil cache-kontolleren sjekke om det er en read-hit Hvis read hit Cache leverer data til prosessoren uten aksess til hovedminnet Hvis read miss Buss-syklusen sendes videre til hovedminnet Hovedminnet (RAM) vil besvare henvendelsen fra prosessoren. Cache snarfer data slik at de er i cache neste gang prosessoren ber om dem 28 Fordeler: Ulemper Prosessoren er isolert fra resten av systemet og kan jobbe uavhengig (viktig i flerprosessor systemer) Mer komplisert siden cache-kontrolleren må håndtere all minneaksess Tregere ved cache-miss siden cache og RAM sjekkes i sekvens INF227 42/43

43 Ellers Annen hukommelse som har blitt beskrevet: RAM ROM Virtuell hukommelse Ellers I/O (kommunikasjon, avbrudd, polling, etc.) 28 Superskalare prosessorer Detaljer rundt arkitektur og cache-struktur for Intel-prosessorene er hovedsaklig orienterende stoff, men veldig relevant. Ikke minst til assembler-delen i kurset. Husk at alt av forelesningsmateriale og ukeoppgaver er pensum, ikke bare den delen av stoffet som ble presentert i dag INF227 43/43