TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

Transkript

1 1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte

2 2 Lager Hard disc Tape storage RAM Module Optical disc Register bank Core memory

3 3 Ein-prosessor maskin

4 4 Lager og prosessor overordna Tape Optical Bus

5 5 Minne: Kva og Korleis

6 6 Minne: Kva og Korleis Bus Adr/data Bit 0 Adr/data Bit 1 Adr/data Bit 2 Adr/data Bit 31 Tape Optical Data bus (n bit) Adr bus (n bit) Adr/data bus (n bit)

7 7 Minnekart (memory map) Memory maped Alle einingar som minne Kvar einingar område i minne Adresserom

8 8 Minne: Kva og Korleis Ønskjer Stort minne Alle program får plass Alle data lett tilgjengeleg Raskt minne Rask tilgong til instruksjonar Rask tilgong på data Rimelig kostnad

9 9 Minne: Kva og Korleis Men. Kvar bit er ein fysisk eining For eksempel 6 transistorar Kvar bit må ha ei linje (bussleidning) Kunn mulig med n transistorar på brikke F. eks. 2,600,000,000 (Intel 2011) / 4 77 MB Men ein prosessor kan for eksempel ha 2 64 MB Må ha eigne minnebrikkar Eige minnesystem i datamaskina Organisering av minne

10 10 Lagerhierarki Ofte eit hierarki av minne Yting Fysiske avgrensingar Økonomi Fleksibilitet Maksimal yting Hierarki bygd opp Fysisk plassering Aksesstid Størrelse

11 11 Lagerhierarki ns Bits dyrt Akesstid Kapasitet Pris/byte s TB billig

12 12 Lagerhierarki

13 13 Lagerhierarki 8086: 16 bit, 8 stk P4: 32 bit, 128 stk 8086: 0 - P4: 32 bit, 28kB L kb L2 8086: 640KB P4: 4GB 8086: floppy 128kB P4: >100GB Vekst > dobling kvart år

14 14 Lagerhierarki

15 15 Lagerhierarki

16 16 Register Register: Register i prosessor (PC, IR osv) Registerbank Data som prosessoren manipulerar All data må inn i register Raskast for eksempel 0.25 ns

17 17 Hovudlager

18 18 Hovudlager Minne type: Volatile (flyktig) RAM (Random Access Memory) To vanlege typar RAM Statisk Rask Stor minnecelle (areal) Stort effektforbruk Må ikkje oppfriskast Enkelt grensesnitt Dynamisk Ikkje så rask Liten minnecelle (areal) Lite effektforbruk Må ha oppfrisking Meir komplisert grensesnitt (DRAM kontroller)

19 19 Volatile (RAM): statisk og dynamisk To vanlege typar RAM Statisk Rask Stor minnecelle (areal) Stort effektforbruk Må ikkje oppfriskast Enkelt grensesnitt A SRAM Cell Dynamisk Ikkje så rask Liten minnecelle (areal) Lite effektforbruk Må ha oppfrisking Meir komplisert grensesnitt (DRAM kontroller)

20 20 Hovedlageradresser Hovedlager organisert i celler Kvar celle har en unik adresse Med k bits kan vi adressere 2k celler Celler normalt 1 byte (=byteadresserbart lager) 1 byte = 8 bit Bytes gruppert i ord, typisk 32/64-bits ord Instruksjonar arbeider typisk på ord Registerstørrelse typisk lik ordstørrelse 32 bit Maks 4GB hovedlager (byteadress.)

21 21 Hovedlageradresser Data bus (n bit) Adr bus (k bit) Adressebuss k bit 2 k adresserlokasjonar Databuss n bit kvar lese/skrive operasjon Eksempel 8 bit databuss 4 lese/skrive operasjonar for 32 bit ordlengde

22 22 Hovedlageradresser: Buss Data bus (n bit) Separat adressebuss og databuss Adr bus (k bit)

23 23 Hovedlageradresser: Buss Delt buss for adresse og data

24 24 Hovedlageradresser: Buss Data bus (n bit) Adr bus (k bit) Memory Adressebuss: Adr Adr Adr Databuss: Data Data Data

25 25 Magnetiskdisk (Harddisk) Harddisk Stor lagringskapasitet Ikkje rask (ms) Ikkje flyktigt minne Mekanisk Register Cache Main memory Magnetic disk Tape / Optical disk

26 26 Magnetiskdisk (Harddisk)

27 27 Magnetiskdisk (Harddisk) Kva brukar ein disk tid på? Søketid flytt arm Rotasjonstid Overføringstid Kontrollertid Eksempel: Aksesstid = 5.4 ms (målt) Maximum Transfer Rate 97 MB/s (ytterst) Minimum Transfer Rate 74 MB/s (innerst) (

28 28 Harddisk RAID RAID: Redundant Array of Independent disks Problem: Harddisker ikkje raske nok Moores lov hjelper ikkje Ofte fysiske/mekaniske avgrensingar Løysning: Fleire diskar som nyttast i parallell Fordeler: Høgare yting: Parallell aksess (fleire filer samtidig) Parallell dataoverføring (samarbeid om 1 fil) Redundans kan brukast for å oppnå feiltoleranse

29 29 Harddisk RAID

30 30 Harddisk RAID Mange måtar å organisere eit RAID på, les i boka

31 31 Masselager Tape/Optisk Lagre store datamengder Sikkerheitskopi Data som ikkje er i bruk Data som ikkje krev kort aksesstid

32 32 Minne og bussar Memory buss CPU <-> minne (Cache, RAM) Høghastigheits paralellbuss Busbredde ofte stor 32 eller 64 bit Klokke 400MHz 1GHz PCI buss CPU <-> PCI <-> externe einheitar Høghastigheits paralellbuss Busbredde ofte stor 32 eller 64 bit Klokke 33MHz eller 66MHz ISA buss CPU <-> PCI <-> ISA <-> externe einheitar Låghastigheits paralellbuss (i dag) Busbredde liten 8 eller 16 bit (i dag) Klokke 4.77 Mhz 8 Mhz SCSI buss CPU <-> PCI <-> SCSI <-> externe einheitar Høghastigheits paralellbuss primert mot disk Busbredde 8 eller 16 bit (også 1 bit) MB/s datarate

33 33 Minne prosessor ytelsegap Processor Memory Gap

34 34 Processor Memory Gap Latency hiding techniques Teknikkar for å skjule forsinkelse ved minneaksess Program ser gjennomsnittleg låg aksesstid

35 35 Auka yting minne CPU

36 36 Hurtigbuffer ( cache ): Register Cache Main memory Magnetic disk Tape / Optical disk

37 37 Korleis Hurtigbuffer Level 2 (L2) Cache Level 1 (L1) Cache Typisk på prosessorbrikke (Moores lov) Hurtig! Raskare men dyrare minneteknologi Kortare transportavstand for data Liten størrelse gir raskt oppslag

38 38 Hurtigbuffer Lokalitetsprinsippet Hurtigbuffer Størrelse gjerne 0,1% av hovedlager Likevel har hurtigbuffer ofte 95% treffrate Korleis er dette mulig? Lager aksesseres ikkje i et tilfeldig mønster Kan forutsjå framtidige lageraksesser Lokalitet i rom: Hentar me frå adresse 100 er det sannsynlig at me snart kjem til å hente frå adresse 101 Instruksjonar: Sekvensiell utføring Hopp instruksjonar bryt sekvensiell utføring Data: Ofte lagra i blokker (tabellar, bilde)

39 39 Hurtigbuffer Lokalitetsprinsippet Lokalitet i tid: Hentar vi frå adresse 100 nå, er det sannsynlig at vi snart vil lese fra samme adresse Instruksjonar: Løkker, subrutiner,... Data: Ofte brukte variablar,... Hentes noko frå hovedlager... Legg det i hurtigbuffer Hent også data frå etterfølgjande adresse(r) til hurtigbuffer Mellom prosessor og hurtigbuffer: Byte/Ord Mellom hurtigbuffer og hovedlager: Hurtigbufferlinjer (>ord) Sannsynlig at det me trenger seinare er i hurtigbuffer

40 40 Hurtigbuffer Aksesstid Anta: Hovedlager: 50 ns. aksesstid Hurtigbuffer: 1 ns. aksesstid 95% av data som trengs, finnes i hurtigbuffer Då får me: Aksesstid = 1 ns. + 0,05 * 50 ns. = 3,5 ns. Billig, stort lager med god yting

41 41 Dataorganisering i minne Kvar skal kuttar ein egget

42 42 Dataorganisering: Byte-rekkefølge Ord på meir enn en byte kan lagrast på to måtar... Eksempel: 0x (32 bits/4 bytes hex) Viktig: Adressa til ordet er uendra! Big endian Little endian

43 43 Dataorganisering: Byte-rekkefølge

44 44 Lagerhirarki ns Bits dyrt Akesstid Kapasitet Pris/byte s TB billig

45 45 Hirarki av bussar

46 46 Maskiner med ca det me ønskjer

47 47 Hirarki av abstraksjonar: Nivå i moderne maskiner

48 48 Nivå 0: Digtalekretsar Fundamentale komponenter AND, OR, NOT, XOR porter D-vipper for lagring av ett bit Sammensette komponenter Aritmetiske kretser adderere, skiftere, Registre 8, 16, 32, 64 vipper

49 49 Nivå 1: Mikroarkitektur

50 50 Referansegruppe For dykk (mest) Odd M. Trondrud, Marthe F Bekkevold, marthebekkevold@msn.com Silje Hornnes Mauseth, siljehm@stud.ntnu.no Kan ein til melde seg så me får ei gruppe så er det fint.

51 51 Neste forelesing Fredag 9/9. (AOC)

52 52 NesteNeste forelesing Tirsdag 13/9. Buss possessor exempel