Input/Output. når tema pensum. 13/4 busser, sammenkobling av maskiner /4 PIO, DMA, avbrudd/polling

Størrelse: px
Begynne med side:

Download "Input/Output. når tema pensum. 13/4 busser, sammenkobling av maskiner /4 PIO, DMA, avbrudd/polling"

Transkript

1 Input/Output når tema pensum 13/4 busser, sammenkobling av maskiner /4 PIO, DMA, avbrudd/polling in 147, våren 1999 Input/Output 1

2 Tema for denne forelesningen: sammenkobling inne i datamaskiner sammenkobling mellom datamaskiner in 147, våren 1999 Input/Output 2

3 Main memory I/O controller Graphics output I/O controller I/O controller Et typisk system Processor Interrupts Cache Memory I/O bus Main memory I/O controller I/O controller I/O controller Disk Disk Graphics output Network Disk Disk Network Memory I/O bus Cache Processor Interrupts in 147, våren 1999 Input/Output 3

4 Disk Platters Tracks Platter Sectors Track in 147, våren 1999 Input/Output 4

5 Ytelsen til I/O systemer Avhenger av: prosessoren hukommelseshierarkiet bussen(e) som kobler sammen maskinen kontrollere for I/O og utstyret hastigheten til relevant programvare (operativsystem) programvarens bruk av I/O Vanlige målestokker: Throughput, I/O båndbredde, gjennomstrømmingen Responstid, forsinkelse fra start til svar in 147, våren 1999 Input/Output 5

6 Eksempel på side 654 Characteristic Bandwidth from node to network Interconnect latency HW latency to/from network SW overhead sending to network SW overhead receiving from network Ethernet MB/sec 15µs 6µs 200µs 241µs ATM 10MB/sec 50µs 6µs 207µs 360µs pakkestørrelse: 250 byte overføringstid: pakkestørelse/overføringshastighet total forsinkelse: overføringstid + HW/SW forsinkelser overføringstid for Ethernet : 222µs overføringstid for ATM : 25µs total forsinkelse for Ethernet : 684µs total forsinkelse for ATM : 648µs Hvorfor? in 147, våren 1999 Input/Output 6

7 Topologier koble sammen mer enn 2 maskiner buss, f.eks 10Mbit Ethernet ring, f.eks token ring fra IBM Trenger: adresse i pakkene motstand mot feil i overføring = støy + tap av pakker identifikasjon av prosesser ved flere prosesser pr. maskin stjerne, f.eks. svitsjet Ethernet ==> Protokoller in 147, våren 1999 Input/Output 7

8 OSI rammeverk for kommunikasjonsprotokoller applikasjon applikasjon filoverføring, virtuell terminal presentasjon presentasjon fellestjenester sesjon sesjon styre dialoger, synkronisering transport transport nettverk nettverk nettverk nettverk flytkontroll, ruting datalink datalink datalink datalink innramming, feiloppretting fysisk fysisk fysisk fysisk rå overføring maskin X subnett maskin Z in 147, våren 1999 Input/Output 8

9 Pakkeformater for Ethernet og ATM Ethernet ATM preamble preamble destination destination source source L C destination T data (48) data (0 1500) pad (0 46) C in 147, våren 1999 Input/Output 9

10 Ethernet 10 Mbit/s på en 1 bit buss uten sentral kontroll kollisjonsbasert («carrier sense multiple access») hvis ingen andre snakker så snakk i vei hvis noen andre snakker så prøv igjen senere binær eksponentiell «backoff» ved første kollisjon: vent 0,1 «perioder» før neste forsøk ved andre kollisjon: vent 0,1,2,3 «perioder» før neste forsøk fortsett opp til 1023 «perioder» gi opp etter 16 kollisjoner en «periode» er tiden et tar for et signal å gå fra den ene enden av et nett, til den andre og tilbake igjen. in 147, våren 1999 Input/Output 1 0

11 Viktige aspekter ved I/O utstyr oppførsel: input read only output write only, kan sjelden leses lagring kan leses flere ganger og ofte skrives maksimal datarate: mellom I/O utstyret og hukommelsen mellom I/O utstyret og prosessoren NB! Vi mennesker er meget langsomme! in 147, våren 1999 Input/Output 1 1

12 Busser veinettet i datamaskiner delt kommunikasjonssystem bestående av bunter med ledninger felles for de tilkoblete enhetene Egenskaper: + fleksibelt > nye enheter kan legges til > utstyr kan flyttes mellom systemer med like busser + billig Control lines Memory Processor Data lines flaskehals all kommunikasjon må gjennom > begrenset båndbredde (MB/s) > hastigheten begrenset av * bussens lengde * antall tilkoblete enheter * behov for å betjene enheter med forskjellige karakteristika a. b. c. Disks Control lines Memory Processor Data lines Memory Disks Control lines Data lines Disks Processor in 147, våren 1999 Input/Output 1 2

13 Organisering av busser kontrolllinjer datalinjer Kontrolllinjer: signalisere forespørseler og kvitteringer indikere hva som er på datalinjene Datalinjer: data og adresse komplekse kommandoer Handlinger på busser kalles transaksjoner, og består av: sende adressen sende eller motta data En transaksjon kan være delt i request (spørsmål) og respons (svar): split transaction bus in 147, våren 1999 Input/Output 1 3

14 En enkel 32 bit buss 31 adressebuss 0 31 databuss 0 read/write enable clk in 147, våren 1999 Input/Output 1 4

15 Ansvar på en buss Master Slave tar initiativet, sender adressen og evt. data svarer master med data på forespørsel mottar data fra master på kommando På enkle busser er det én master, dvs. prosessoren enveis kommando buss master toveis data buss slave På kompliserte busser kan det være flere mastere, men bare en av gangen noen må bestemme hvem som slipper til når det er konkurranse, dette kalles arbitrering (megling) da er gjerne bussen av typen split transaction for at bussen skal kunne brukes mens f.eks. hukommelsen tenker seg om før den produserer data in 147, våren 1999 Input/Output 1 5

16 Asynkron eller synkron buss synkron: inkluderer et klokkesignal blant kontrollsignalene all faser av transaksjonene er knyttet til klokken + lite logikk og stor hastighet alle enheter må kjøre på samme hastighet må være korte hvis klokken er rask (clock skew) asynkron: ikke knyttet til en klokke kan betjene bredt spektrum av utstyr kan endre lengden uten fare ± trenger en protokoll for å signalisere og forstå de forskjellige fasene av transaksjoner («handshaking») > bokmål protokoll protokol l m1 (fra gr, av proto og kolla lim, opph om innholdsfortegnelse limt fast til papyrusruller) 1 bok el. dokument med referat fra forhandlinger el. møter, med regnskaper, karakterer e l 2 formaliteter og seremoniell i diplomatisk samkvem, etikette; innlednings og avslutningsformler i diplomatiske aktstykker in 147, våren 1999 Input/Output 1 6

17 Asynkron handshaking protokoll New I/O request Ack I/O device Put address on data lines; assert ReadReq ReadReq Memory Ack ReadReq DataRdy 2 Release data lines; deassert ReadReq DataRdy ReadReq 1 Record from data lines and assert Ack ReadReq ReadReq 1 Data DataRdy 5 Read memory data from data lines; assert Ack 7 Deassert Ack DataRdy Ack New I/O request 3, 4 Drop Ack; put memory data on data lines; assert DataRdy Ack 6 Release data lines and DataRdy 4 Ack 5 7 DataRdy Kontrolllinjer: ReadReq indikere leseoperasjon: adressen følger på Data Ack for å signalisere at signal på ReadReq/DataRdy er registrert DataRdy indikere at data foreligger på Data in 147, våren 1999 Input/Output 1 7

18 Sammenkobling via busser eget I/O adresserom egne instruksjoner for å kommunisere med I/O var = in(port_nummer); out(port_nummer, data); egne signaler på bussen for å identifisere portnummeret memory mapped I/O område av adresserommet satt av til I/O lese og skriveoperasjoner til området blir tolket som kommandoer ikkepriviligerte programmer hindres i å utføre I/O operasjoner ved ikke å ha gyldige translasjoner som «treffer» området in 147, våren 1999 Input/Output 1 8

19 Et eksempel CPU in 147, våren 1999 Input/Output 1 9

Innhold. Innledning til Input/Output. Ulike typer Input/Output. Input/Output internt i datamaskinen. Input/Output mellom datamaskiner

Innhold. Innledning til Input/Output. Ulike typer Input/Output. Input/Output internt i datamaskinen. Input/Output mellom datamaskiner Innhold Innledning til Input/Output Ulike typer Input/Output Input/Output internt i datamaskinen Input/Output mellom datamaskiner 23.04.2001 Input/Output 1 Input/Output (I/O) En datamaskin kommuniserer

Detaljer

Oppgave 8.1 fra COD2e

Oppgave 8.1 fra COD2e Oppgave 8.1 fra COD2e To systemer brukes for transaksjonsprosessering: A kan utføre 1000 I/O operasjoner pr. sekund B kan utføre 750 I/O operasjoner pr. sekund Begge har samme prosessor som kan utføre

Detaljer

! Ytelsen til I/O- systemer avhenger av flere faktorer: ! De to viktigste parametrene for ytelse til I/O er:

! Ytelsen til I/O- systemer avhenger av flere faktorer: ! De to viktigste parametrene for ytelse til I/O er: Dagens temaer! Ulike kategorier input/output! Programmert! Avbruddstyrt! med polling.! Direct Memory Access (DMA)! Asynkrone vs synkrone busser! Med! Fordi! -enheter menes de enheter og mekanismer som

Detaljer

INF2270 I/O. Omid Mirmotahari Omid Mirmotahari 1

INF2270 I/O. Omid Mirmotahari Omid Mirmotahari 1 INF2270 I/O Omid Mirmotahari 10.03.12 Omid Mirmotahari 1 Innhold Innledning 6l Input / Output Ulike typer I/O I/O internt i datamaskinen I/O mellom datamaskiner 10.03.12 Omid Mirmotahari 2 Input / Output

Detaljer

INF2270. Input / Output (I/O)

INF2270. Input / Output (I/O) INF2270 Input / Output (I/O) Hovedpunkter Innledning til Input / Output Ulike typer I/O I/O internt i datamaskinen I/O eksternt Omid Mirmotahari 3 Input / Output En datamaskin kommuniserer med omverdenen

Detaljer

INF2270. Input / Output (I/O)

INF2270. Input / Output (I/O) INF2270 Input / Output (I/O) Hovedpunkter Innledning til Input / Output Ulike typer I/O I/O internt i datamaskinen I/O eksternt Omid Mirmotahari 3 Input / Output En datamaskin kommuniserer med omverdenen

Detaljer

kan adressere et større område som RAM enn det som faktisk er tilgjengelig. Siden data kan plasseres i RAM og/eller på harddisken brukes begrepet

kan adressere et større område som RAM enn det som faktisk er tilgjengelig. Siden data kan plasseres i RAM og/eller på harddisken brukes begrepet Dagens temaer Virtuell hukommelse (kapittel 9.9 i læreboken) Input-Output Virtuell hukommelse Ofte trenger et program/prosess mer RAM enn det som er tilgjengelig fysisk Et program deler RAM med andre programmer

Detaljer

hukommelse (kapittel 9.9 i læreboken) Dagens temaer Input-Output INF 1070

hukommelse (kapittel 9.9 i læreboken) Dagens temaer Input-Output INF 1070 1 Dagens temaer Virtuell hukommelse (kapittel 9.9 i læreboken) Input-Output Virtuell hukommelse 2 Ofte trenger et program/prosess mer RAM enn det som er tilgjengelig fysisk i maskinen Et program deler

Detaljer

Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer

Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer Institutt for Datateknikk og Informasjonsvitenskap Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer Faglig kontakt under eksamen: Magnus Jahre Tlf.: 952 22 309 Eksamensdato: 19. Mai 2014 Eksamenstid

Detaljer

alternativer til felles hukommelse store parallelle datamaskiner Tema for denne forelesningen: in 147, våren 1999 parallelle datamaskiner 1 9

alternativer til felles hukommelse store parallelle datamaskiner Tema for denne forelesningen: in 147, våren 1999 parallelle datamaskiner 1 9 Tema for denne forelesningen: store parallelle datamaskiner alternativer til felles hukommelse in 147, våren 1999 parallelle datamaskiner 1 9 Store parallelle datamaskiner Felles hukommelse på én buss

Detaljer

Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer

Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer Institutt for Datateknikk og Informasjonsvitenskap Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer Faglig kontakt under eksamen: Magnus Jahre Tlf.: 952 22 309 Eksamensdato: 19. Mai 2014 Eksamenstid

Detaljer

TDT4258 Eksamen vår 2013

TDT4258 Eksamen vår 2013 Norges teknisk naturvitenskapelige universitet Institutt for datateknikk og informasjonsvitenskap Side 1 av 8 TDT4258 Eksamen vår 2013 Løsningsforslag Oppgave 1 Flervalgsoppgave (16 poeng) Du får 2 poeng

Detaljer

Eksamensoppgave i TDT4258 Energieffektive datamaskinsystemer

Eksamensoppgave i TDT4258 Energieffektive datamaskinsystemer Institutt for datateknikk og informasjonsvitenskap Eksamensoppgave i TDT4258 Energieffektive datamaskinsystemer Faglig kontakt under eksamen: Asbjørn Djupdal Tlf.: 909 39452 Eksamensdato: 29. mai 2013

Detaljer

Hukommelseshierarki. 16/3 cache 7.1 7.2. 23/3 virtuell hukommelse 7.3 7.5. in 147, våren 1999 hukommelseshierarki 1

Hukommelseshierarki. 16/3 cache 7.1 7.2. 23/3 virtuell hukommelse 7.3 7.5. in 147, våren 1999 hukommelseshierarki 1 Hukommelseshierarki når tema pensum 16/3 cache 7.1 7.2 23/3 virtuell hukommelse 7.3 7.5 in 147, våren 1999 hukommelseshierarki 1 Tema for denne forelesningen: en enkel hukommelsesmodell hukommelseshierarki

Detaljer

Dagens temaer. Cache (repetisjon) Cache (repetisjon) Cache (repetisjon)

Dagens temaer. Cache (repetisjon) Cache (repetisjon) Cache (repetisjon) Dagens temaer Cache (repetisjon) Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) Typer, bruksområder og oppbygging ROM Typer, bruksområder og oppbygging Hukommelsesbusser

Detaljer

Gjennomgang av kap. 1-4. Kommunikasjonsformer Typer av nettverk Adressering og routing Ytelse Protokoller

Gjennomgang av kap. 1-4. Kommunikasjonsformer Typer av nettverk Adressering og routing Ytelse Protokoller Uke 6 - gruppe Gjennomgang av kap. 1-4 Kommunikasjonsformer Typer av nettverk Adressering og routing Ytelse Protokoller Gruppearbeid Diskusjon Tavle Gi en kort definisjon av følgende: 1. Linje/pakkesvitsjing

Detaljer

Dagens temaer. Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) RAM ROM. Hukommelsesbusser

Dagens temaer. Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) RAM ROM. Hukommelsesbusser Dagens temaer Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) RAM Typer, bruksområder og oppbygging ROM Typer, bruksområder og oppbygging Hukommelsesbusser 1 Cache (repetisjon)

Detaljer

Oppsummering: Linjesvitsjing kapasiteten er reservert, og svitsjing skjer etter et fast mønster. Linjesvitsj

Oppsummering: Linjesvitsjing kapasiteten er reservert, og svitsjing skjer etter et fast mønster. Linjesvitsj Oppsummering: Linjesvitsjing kapasiteten er reservert, og svitsjing skjer etter et fast mønster Linjesvitsj Pakkesvitsjing Ressursene er ikke reservert; de tildeles etter behov. Pakkesvitsjing er basert

Detaljer

Hvorfor lære om maskinvare*?

Hvorfor lære om maskinvare*? Litt om maskinvare Hvorfor lære om maskinvare*? Hovedoppgaven til et OS er å styre maskinvare Må ha grunnleggende kjennskap til maskinvare for å forstå hvordan OS fungerer Skal bare se på grunnleggende

Detaljer

Dagens temaer. Fra kapittel 4 i Computer Organisation and Architecture. Kort om hurtigminne (RAM) Organisering av CPU: von Neuman-modellen

Dagens temaer. Fra kapittel 4 i Computer Organisation and Architecture. Kort om hurtigminne (RAM) Organisering av CPU: von Neuman-modellen Dagens temaer Fra kapittel 4 i Computer Organisation and Architecture Kort om hurtigminne (RAM) Organisering av CPU: von Neuman-modellen Register Transfer Language (RTL) Instruksjonseksekvering Pipelining

Detaljer

Dagens temaer. Kort repetisjon. Mer om cache (1) Mer om cache (2) Read hit. Read miss. Write hit. Hurtig minne. Cache

Dagens temaer. Kort repetisjon. Mer om cache (1) Mer om cache (2) Read hit. Read miss. Write hit. Hurtig minne. Cache Dagens temaer Dagens emner er hentet fra Englander kapittel side 338-35 (gammel utgave). Mer om design av cache. Kort repetisjon er en spesiell type rask hukommelse som inneholder et subsett av det som

Detaljer

Innhold. Introduksjon til parallelle datamaskiner. Ulike typer parallelle arkitekturer. Prinsipper for synkronisering av felles hukommelse

Innhold. Introduksjon til parallelle datamaskiner. Ulike typer parallelle arkitekturer. Prinsipper for synkronisering av felles hukommelse Innhold Introduksjon til parallelle datamaskiner. Ulike typer parallelle arkitekturer Prinsipper for synkronisering av felles hukommelse Multiprosessorer koblet sammen av én buss 02.05 2001 Parallelle

Detaljer

Computer Networks A. Tanenbaum

Computer Networks A. Tanenbaum Computer Networks A. Tanenbaum Kjell Åge Bringsrud (med foiler fra Pål Spilling) Kapittel 1, del 2 INF3190 Våren 2004 Kjell Åge Bringsrud; kap.1 Foil 1 Direkte kommunikasjon: dedikert punkt-til-punkt samband

Detaljer

Bussar. Tilgong til buss (Three state buffer) Synkron / Asynkron Serielle bussar Parallelle bussar Arbitrering: Kven kontrollerar bussen

Bussar. Tilgong til buss (Three state buffer) Synkron / Asynkron Serielle bussar Parallelle bussar Arbitrering: Kven kontrollerar bussen 1 Bussar Tilgong til buss (Three state buffer) Synkron / Asynkron Serielle bussar Parallelle bussar Arbitrering: Kven kontrollerar bussen 2 Buss tilkopling Bus Adr/data Bit 0 Adr/data Bit 1 Adr/data Bit

Detaljer

2. Hvor mye Internminne har den? Svar: 2GB

2. Hvor mye Internminne har den? Svar: 2GB Del 1 Setup - BIOS I setup skal dere finne ut: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Intel Pentium D Processor clock speed: 3GHz Processor bus speed: 800 MHz Processor

Detaljer

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte 1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Bussar og busshierarki Tape Optical Bus 3 CPU og buss komunikasjon Tape Optical Bus 4 Buss linjer Bus Adr/data Bit 0 Adr/data Bit 1 Adr/data Bit 2 Adr/data

Detaljer

Dagens tema. Flere teknikker for å øke hastigheten

Dagens tema. Flere teknikker for å øke hastigheten Dagens tema Flere teknikker for å øke hastigheten Cache-hukommelse del 1 (fra kapittel 6.5 i Computer Organisation and Architecture ) Hvorfor cache Grunnleggende virkemåte Direkte-avbildet cache Cache-arkitekturer

Detaljer

Oppsummering av digitalteknikkdelen

Oppsummering av digitalteknikkdelen Oppsummering av digitalteknikkdelen! Følgende hovedtemaer er gjennomgått! Boolsk Algebra! von Neuman-arkitektur! Oppbygging av CPU! Pipelining! Cache! Virtuelt minne! Interne busser 09.05. INF 1070 1 Boolsk

Detaljer

Dagems temaer INF ! Fra kapittel 4 i Computer Organisation and Architecture. ! Kort om hurtigminne (RAM)

Dagems temaer INF ! Fra kapittel 4 i Computer Organisation and Architecture. ! Kort om hurtigminne (RAM) Dagems temaer! ra kapittel 4 i Computer Organisation and Architecture! Kort om hurtigminne (RAM)! Organisering av CPU: von Neuman-modellen! Register Transfer Language (RTL)! Instruksjonseksekvering! Pipelining

Detaljer

4/5 store parallelle maskiner /4 felles hukommelse in 147, våren 1999 parallelle datamaskiner 1. når tema pensum.

4/5 store parallelle maskiner /4 felles hukommelse in 147, våren 1999 parallelle datamaskiner 1. når tema pensum. Parallellitet når tema pensum 27/4 felles hukommelse 9.2 9.3 4/5 store parallelle maskiner 9.4 9.6 in 147, våren 1999 parallelle datamaskiner 1 Tema for denne forelesningen: kraftigere enn én prosessor

Detaljer

11.4 serial communication 11.5 modes of transfer 11-6 priority interrupt 11-7 direct memory access 11-8 I/O processors 12-1 Memory

11.4 serial communication 11.5 modes of transfer 11-6 priority interrupt 11-7 direct memory access 11-8 I/O processors 12-1 Memory SIE 4005, 29/10 11.4 serial communication 11.5 modes of transfer 11-6 priority interrupt 11-7 direct memory access 11-8 I/O processors 12-1 Memory Serial communication (11-4, s 587) Parallell overføring

Detaljer

Dagems temaer. kapittel 4 i Computer Organisation and Architecture. av CPU: von Neuman-modellen. Transfer Language (RTL) om hurtigminne (RAM)

Dagems temaer. kapittel 4 i Computer Organisation and Architecture. av CPU: von Neuman-modellen. Transfer Language (RTL) om hurtigminne (RAM) Dagems temaer Fra Kort Organisering Register kapittel 4 i Computer Organisation and Architecture om hurtigminne (RAM) av CPU: von Neuman-modellen Transfer Language (RTL) Instruksjonseksekvering Pipelining

Detaljer

Internminnet. Håkon Tolsby Håkon Tolsby

Internminnet. Håkon Tolsby Håkon Tolsby Internminnet Håkon Tolsby 26.09.2017 Håkon Tolsby 1 Innhold: Internminnet RAM DRAM - SDRAM - DDR (2, 3, 4, 5) ROM Cache-minne 26.09.2017 Håkon Tolsby 2 Internminnet Minnebrikkene som finnes på hovedkortet.

Detaljer

hvor mye hurtigminne (RAM) CPU en kan nyttiggjøre seg av. mens bit ene betraktet under ett kalles vanligvis et ord.

hvor mye hurtigminne (RAM) CPU en kan nyttiggjøre seg av. mens bit ene betraktet under ett kalles vanligvis et ord. Oppbygging av RAM Sentrale begreper er adresserbarhet og adresserom Adresserbarhet: Antall bit som prosessoren kan tak samtidig i én operasjon (lese- eller skrive-operasjon). 9.. INF Antall bit som kan

Detaljer

Internminnet. Håkon Tolsby. 22.09.2014 Håkon Tolsby

Internminnet. Håkon Tolsby. 22.09.2014 Håkon Tolsby Internminnet Håkon Tolsby 22.09.2014 Håkon Tolsby 1 Innhold: Internminnet RAM DRAM - SDRAM - DDR (2og3) ROM Cache-minne 22.09.2014 Håkon Tolsby 2 Internminnet Minnebrikkene som finnes på hovedkortet. Vi

Detaljer

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte 1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Lager 2.1 2.2 Hard disc Tape storage RAM Module Optical disc Register bank Core memory 3 Ein-prosessor maskin 4 Lager og prosessor overordna Tape Optical

Detaljer

Singletasking OS. Device minne Skjerm minne. Brukerprogram. Brukerdata/heap. Stack. Basis for flerprosess-systemer.

Singletasking OS. Device minne Skjerm minne. Brukerprogram. Brukerdata/heap. Stack. Basis for flerprosess-systemer. -OS i i L1 og L2 og og Basis for flerprosess-systemer. Adresser.. 2 1 0 OS Device minne Skjerm minne Brukerprogram Brukerdata/heap Stack Stack: brukes bl. a. til å lagre adressen som skal returneres til

Detaljer

Datamaskinens oppbygning

Datamaskinens oppbygning Datamaskinens oppbygning Håkon Tolsby 18.09.2014 Håkon Tolsby 1 Innhold Hovedenheten Hovedkort Prosessor CISC og RISC 18.09.2014 Håkon Tolsby 2 Datamaskinens bestanddeler Hovedenhet Skjerm Tastatur Mus

Detaljer

! Sentrale begreper er adresserbarhet og adresserom. ! Adresserbarhet: Antall bit som prosessoren kan tak samtidig i én operasjon

! Sentrale begreper er adresserbarhet og adresserom. ! Adresserbarhet: Antall bit som prosessoren kan tak samtidig i én operasjon agems temaer Oppbygging av RAM! ra kapittel i Computer Organisation and Architecture! Kort om hurtigminne (RAM)! Organisering av CPU: von Neuman-modellen! Register Transfer Language (RTL)! Instruksjonseksekvering!

Detaljer

Løsningsforslag Gruppeoppgaver, januar INF240 Våren 2003

Løsningsforslag Gruppeoppgaver, januar INF240 Våren 2003 Løsningsforslag Gruppeoppgaver, 27. 31. januar INF240 Våren 2003 1. Kommunikasjonsformer Gi en kort definisjon på følgende begrep: a) Linje/pakkesvitsjing Linjesvitsjing er en teknikk som tradisjonelt

Detaljer

Operativsystemets ansvar er å koordinere. programmers bruk av I/O

Operativsystemets ansvar er å koordinere. programmers bruk av I/O Operativsystemets ansvar er å koordinere programmers bruk av systemet blir delt av flere programmer som også deler prosessoren bruker ofte avbrudd for å melde tilbake om status til operasjoner avbrudd

Detaljer

Del 2. Bak skallet. Avsette minne til et spesifikt OS Teste harddisk under oppstart Sette opp system logger

Del 2. Bak skallet. Avsette minne til et spesifikt OS Teste harddisk under oppstart Sette opp system logger Del 1 Setup - BIOS Setup programmet brukes til å endre konfigurasjonen av BIOS og til å vise resultatene fra oppstartsprogrammet i BIOS. Vi kan bruke Setup programmet til å kontrollere at maskinen kan

Detaljer

IN1020. Minnehierarki

IN1020. Minnehierarki IN1020 Minnehierarki Hovedpunkter Bakgrunn Kort repetisjon Motivasjon Teknikker for hastighetsøkning Multiprosessor Økt klokkehastighet Raskere disker Økt hurtigminne Bruksområder Lagringskapasitet Aksesstider

Detaljer

Dagens tema. Mer om cache-hukommelse Kapittel 6.5 i Computer Organisation and Architecture ) RAM. Typer, bruksområder og oppbygging 2008 ROM

Dagens tema. Mer om cache-hukommelse Kapittel 6.5 i Computer Organisation and Architecture ) RAM. Typer, bruksområder og oppbygging 2008 ROM Dagens tema Mer om cache-hukommelse Kapittel 6.5 i Computer Organisation and Architecture ) RAM ROM Typer, bruksområder og oppbygging Typer, bruksområder og oppbygging Virtuell hukommelse (kapittel 9.9

Detaljer

Forelesning 9. Registre, tellere og minne

Forelesning 9. Registre, tellere og minne Forelesning 9 Registre, tellere og minne Registre Tri-state output Shift registre Tellere Binær rippelteller Synkronteller Hovedpunkter registre og tellere 2 Register N bits register - parallellkobling

Detaljer

Computer Networks A. Tanenbaum

Computer Networks A. Tanenbaum Computer Networks A. Tanenbaum Kjell Åge Bringsrud (Basert på foiler av Pål Spilling) Kapittel 1, del 3 INF3190 Våren 2004 Kjell Åge Bringsrud; kap.1 Foil 1 Tjenestekvalitet, mer spesifikt Overføringskapasitet

Detaljer

Nettverkslaget. Fragmentering/framsending Internetworking IP

Nettverkslaget. Fragmentering/framsending Internetworking IP Uke 9 - gruppe Nettverkslaget Fragmentering/framsending Internetworking IP Gruppearbeid Diskusjon 1. Forklar prinsippet for fragmentering og reassemblering. Anta at maskinen som tar iniativet til kommunikasjonen

Detaljer

Hovedkort, brikkesett og busser

Hovedkort, brikkesett og busser Hovedkort, brikkesett og busser Håkon Tolsby 20.09.2015 Håkon Tolsby 1 Innhold Hovedkort Brikkesett Internbussen Systembussen Utvidelsesbussen 20.09.2015 Håkon Tolsby 2 Hovedkortet Engelsk: Motherboard

Detaljer

Teoretisk minnemodell Flyktig minne - SRAM -DRAM Ikke-flyktig minne -ROM -EPROM - EEPROM Flash

Teoretisk minnemodell Flyktig minne - SRAM -DRAM Ikke-flyktig minne -ROM -EPROM - EEPROM Flash Hovedpunkter Kapittel 7 Minne Teoretisk minnemodell Flyktig minne - SRAM -DRAM Ikke-flyktig minne -ROM -EPROM - EEPROM Flash 2 Minne - generelt Minne teoretisk cellestruktur Generelt minne Hvert bit lagres

Detaljer

Vi anbefaler at du setter deg litt inn i maskinen på forhånd. Det er en DELL Optiplex 620.

Vi anbefaler at du setter deg litt inn i maskinen på forhånd. Det er en DELL Optiplex 620. Oppgave lab Vi anbefaler at du setter deg litt inn i maskinen på forhånd. Det er en DELL Optiplex 620. Søk etter denne maskinen på nettet. Alle oppgavene skal dokumenteres på din studieweb med tekst og

Detaljer

TwidoSuite kommunikasjon

TwidoSuite kommunikasjon TwidoSuite kommunikasjon TwidoSuite kursunderlag: Kommunikasjon via Modbus seriell, Ethernet, Remote link, ASCII, CanOpen og AS-i. Macroer for kommunikasjon Modbus 2 Modbus port Bruk programmeringsporten

Detaljer

Fysisk Lag. Den primære oppgave

Fysisk Lag. Den primære oppgave Fysisk Lag Fysisk Fysisk Den primære oppgave flytte bits fra avsender til mottaker krever: standardisert måte å representere bit inn på transmisjonsmediet standardisering av kabler og tilkoplingsutstyr

Detaljer

in270 Datakommunikasjon, vår 03 forelesningsnotater kap. 6.2.1 og 7.1/7.2

in270 Datakommunikasjon, vår 03 forelesningsnotater kap. 6.2.1 og 7.1/7.2 in270 Datakommunikasjon, vår 03 forelesningsnotater kap. 6.2.1 og 7.1/7.2 c Ketil Danielsen Høgskolen i Molde 7. februar 2003 sammenkobling av DTE er innenfor lite område datakanalene er korte og brede

Detaljer

Tildeling av minne til prosesser

Tildeling av minne til prosesser Tildeling av minne til prosesser Tildeling av minne til prosesser OS må hele tiden holde rede på hvilke deler av RAM som er ledig/opptatt Når (asynkrone) prosesser/run-time system krever tildeling av en

Detaljer

Fakultet for informasjonsteknologi, Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 %

Fakultet for informasjonsteknologi, Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 % Side 1 av 10 NTNU Norges teknisk-naturvitenskapelige universitet Fakultet for informasjonsteknologi, matematikk og elektroteknikk Institutt for datateknikk og informasjonsvitenskap Løsningsforslag til

Detaljer

Diverse praktisk: Merk at foilene også er pensum, og at det kan finnes info på foilene som ikke finnes i boka! Ukeoppgavene er også pensum.

Diverse praktisk: Merk at foilene også er pensum, og at det kan finnes info på foilene som ikke finnes i boka! Ukeoppgavene er også pensum. Diverse praktisk: Merk at foilene også er pensum, og at det kan finnes info på foilene som ikke finnes i boka! Ukeoppgavene er også pensum. Godkjent lommeregner er tillatt ved eksamen. INF3190 1 Kapittel

Detaljer

Kapittel 7: Nettverksteknologier

Kapittel 7: Nettverksteknologier Kapittel 7: Nettverksteknologier I dette kapitlet ser vi nærmere på: Kablede nettverk: Ethernet Funksjon: buss, pakkesvitsjing, adresser Svitsjet Ethernet, kollisjonsdomene, kringkastingsdomene Ethernet

Detaljer

D: Ingen trykte eller håndskrevne hjelpemiddel tillatt. Bestemt, enkel kalkulator tillatt.

D: Ingen trykte eller håndskrevne hjelpemiddel tillatt. Bestemt, enkel kalkulator tillatt. Side 1 av 5 Norges teknisk-naturvitenskapelige universitet Institutt for datateknikk og informasjonsvitenskap Løsningsforslag til EKSAMENSOPPGAVE I FAG TDT4186 OPERATIVSYSTEMER Versjon: 17.jan 2013 Faglig

Detaljer

Kapittel 6: Lenkelaget og det fysiske laget

Kapittel 6: Lenkelaget og det fysiske laget Kapittel 6: Lenkelaget og det fysiske laget I dette kapitlet ser vi nærmere på: Lenkelaget Oppgaver på lenkelaget Konstruksjon av nettverk Aksessmekanismer Det fysiske laget Oppgaver på det fysiske laget

Detaljer

Hva består Internett av?

Hva består Internett av? Hva består Internett av? Hva er et internett? Et internett = et nett av nett Ingen sentral administrasjon eller autoritet. Mange underliggende nett-teknologier og maskin/programvareplatformer. Eksempler:

Detaljer

Digital logic level: Oppsummering

Digital logic level: Oppsummering 1 Digital logic level: Oppsummering 2 Nivå 0: Digtalekretsar Ai Bi Ci-1 Fundamentale komponentar AND, OR, NOT,NAND, NOR XOR porter D-vipper for lagring av ett bit Samansette komponentar Aritmetiske kretsar

Detaljer

Concurrency. Lars Vidar Magnusson. September 20, Lars Vidar Magnusson () Forelesning i Operativsystemer September 20, / 17

Concurrency. Lars Vidar Magnusson. September 20, Lars Vidar Magnusson () Forelesning i Operativsystemer September 20, / 17 Concurrency Lars Vidar Magnusson September 20, 2011 Lars Vidar Magnusson () Forelesning i Operativsystemer 20.09.2011 September 20, 2011 1 / 17 Oversikt Concurrency 1 Concurrency Beskrivelse Prinsipper

Detaljer

Meir buss, I/O, prosessor detaljar. Arbitrering: Kven kontrollerar bussen Buss eksempel PIO Prosessorar

Meir buss, I/O, prosessor detaljar. Arbitrering: Kven kontrollerar bussen Buss eksempel PIO Prosessorar 1 Meir buss, I/O, prosessor detaljar Arbitrering: Kven kontrollerar bussen Buss eksempel PIO Prosessorar 2 Arbitrering: To typar Sentralisert arbitrering Eigen sentral arbitreringseining Bestemt sentralt

Detaljer

Litt mer detaljer om: Detaljerte funksjoner i datanett. Fysisk Lag. Multipleksing

Litt mer detaljer om: Detaljerte funksjoner i datanett. Fysisk Lag. Multipleksing Litt mer detaljer om: Detaljerte funksjoner i datanett Foreleser: Kjell Åge Bringsrud Multipleksing Feildeteksjon, flytkontroll Adressering LAN Repeatere, broer TCP/IP Øvre lag Applikasjonsprotokoller

Detaljer

Cache (repetisjon) Cache (repetisjon) Cache (repetisjon) Dagens temaer. CPU Cache RAM. om cache-hukommelse (kapittel 6.5 i Computer Organisation

Cache (repetisjon) Cache (repetisjon) Cache (repetisjon) Dagens temaer. CPU Cache RAM. om cache-hukommelse (kapittel 6.5 i Computer Organisation Dagens temaer Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) bruksområder og oppbygging ROM bruksområder og oppbygging Hukommelsesbusser Typer, Typer, Cache (repetisjon)

Detaljer

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Dagens temaer! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture! Enkoder/demultiplekser (avslutte fra forrige gang)! Kort repetisjon 2-komplements form! Binær addisjon/subtraksjon!

Detaljer

ITPE/DATS 2400: Datamaskinarkitektur og Nettverk

ITPE/DATS 2400: Datamaskinarkitektur og Nettverk ITPE/DATS 2400: Datamaskinarkitektur og Nettverk Forelesning Knut Nygaard / T. M. Jonassen Institute of Computer Science Faculty of Technology, Art and Design Oslo and Akershus University College of Applied

Detaljer

Kapittel 7, Minne RAM DIMM, SIMM ROM, PROM, EPROM, EEPROM FLASH DIM SUM. Cache Virtuelt minne

Kapittel 7, Minne RAM DIMM, SIMM ROM, PROM, EPROM, EEPROM FLASH DIM SUM. Cache Virtuelt minne Kapittel 7, Minne RAM DIMM, SIMM ROM, PROM, EPROM, EEPROM FLASH DIM SUM Cache Virtuelt minne 26.04.2013 Data Cache Les adresse 99 Adresse 99 Prosessor med registre Cache Cache L2 Data Data Les side Adresse

Detaljer

Detaljerte funksjoner i datanett

Detaljerte funksjoner i datanett Detaljerte funksjoner i datanett Foreleser: Kjell Åge Bringsrud INF1060 1 Litt mer detaljer om: Multipleksing Feildeteksjon, flytkontroll Adressering LAN Repeatere, broer TCP/IP Øvre lag Applikasjonsprotokoller

Detaljer

HW for koordinering med omverdenen. OS syr HW og SW sammen. Tema for denne forelesningen: in 147, våren 1999 Input/Output 2 1

HW for koordinering med omverdenen. OS syr HW og SW sammen. Tema for denne forelesningen: in 147, våren 1999 Input/Output 2 1 Tema for denne forelesningen: OS syr HW og SW sammen HW for koordinering med omverdenen in 147, våren 1999 Input/Output 2 1 Operativsystemets ansvar er å koordinere programmers bruk av systemet blir delt

Detaljer

Dagens temaer. Sekvensiell logikk: Kretser med minne. D-flipflop: Forbedring av RS-latch

Dagens temaer. Sekvensiell logikk: Kretser med minne. D-flipflop: Forbedring av RS-latch Dagens temaer Sekvensiell logikk: Kretser med minne RS-latch: Enkleste minnekrets D-flipflop: Forbedring av RS-latch Presentasjon av obligatorisk oppgave (se også oppgaveteksten på hjemmesiden). 9.9.3

Detaljer

bruksområder og oppbygging om cache-hukommelse (kapittel 6.5 i Computer Organisation Dagens temaer and Architecture ) ROM RAM

bruksområder og oppbygging om cache-hukommelse (kapittel 6.5 i Computer Organisation Dagens temaer and Architecture ) ROM RAM 1 Dagens temaer Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) RAM Typer, bruksområder og oppbygging ROM Typer, bruksområder og oppbygging 2 Cache (repetisjon) Formål:

Detaljer

Innhold. Virtuelt minne. Paging i mer detalj. Felles rammeverk for hukommelseshierarki. 02.04.2001 Hukommelseshierarki-2 1

Innhold. Virtuelt minne. Paging i mer detalj. Felles rammeverk for hukommelseshierarki. 02.04.2001 Hukommelseshierarki-2 1 Innhold Virtuelt minne Paging i mer detalj Felles rammeverk for hukommelseshierarki 02.04.200 Hukommelseshierarki-2 Virtuelt minne Lagringskapasiteten i RAM må deles mellom flere ulike prosesser: ûoperativsystemet

Detaljer

Generelt om operativsystemer

Generelt om operativsystemer Generelt om operativsystemer Operativsystemet: Hva og hvorfor Styring av prosessorer (CPU), elektronikk, nettverk og andre ressurser i en datamaskin er komplisert, detaljert og vanskelig. Maskinvare og

Detaljer

TDT4160 Datamaskiner Grunnkurs 2008. Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs 2008. Gunnar Tufte 1 TDT4160 Datamaskiner Grunnkurs 2008 Gunnar Tufte 2 Auka yting 3 Auka yting CPU 4 Parallellitet Essensielt for å øke ytelse To typer: 1) Instruksjonsnivåparallellitet Fleire instruksjonar utføres samtidig

Detaljer

Detaljerte Funksjoner i Datanett

Detaljerte Funksjoner i Datanett Detaljerte Funksjoner i Datanett Tor Skeie Email: tskeie@ifi.uio.no (Foiler fra Kjell Åge Bringsrud) INF1060 1 Litt mer detaljer om: Multiplexing Link-laget: Feildeteksjon og flytkontroll LAN typer Broer

Detaljer

TDT DESEMBER, 2008, 09:00 13:00

TDT DESEMBER, 2008, 09:00 13:00 Norwegian University of Science and Technology Faculty of Information Technology, Mathematics and Electrical Engineering The Department of Computer and Information Science TDT4160 DATAMASKINER GRUNNKURS

Detaljer

Løsningsforslag Gruppeoppgaver 24. - 28.mars 2003

Løsningsforslag Gruppeoppgaver 24. - 28.mars 2003 Løsningsforslag Gruppeoppgaver 24. - 28.mars 2003 1. Fragmentering a) Forklar prinsippet for fragmentering og reassemblering. Anta at maskinen som tar initiativet til kommunikasjonen benytter maksimale

Detaljer

Maskinvaredelen av INF 103: oversikt og innhold (1)

Maskinvaredelen av INF 103: oversikt og innhold (1) Maskinvaredelen av INF 3: oversikt og innhold () Boolsk algebra: Regning med og, og AND, OR og NOT Analyse og design av logiske kretser: AND, OR og NOT som byggeblokker Hukommelse og sekvensiell logikk:

Detaljer

Tonje Thøgersen, Daniel Svensen Sundell, Henrik Smedstuen

Tonje Thøgersen, Daniel Svensen Sundell, Henrik Smedstuen Oppgave lab Tonje Thøgersen, Daniel Svensen Sundell, Henrik Smedstuen Vi anbefaler at du setter deg litt inn i maskinen pa forha nd. Det er en DELL Optiplex 620. Søk etter denne maskinen pa nettet. Alle

Detaljer

Forelesning 5. Diverse komponenter/større system

Forelesning 5. Diverse komponenter/større system Forelesning 5 Diverse komponenter/større system Hovedpunkter Komparator Dekoder/enkoder MUX/DEMUX Kombinert adder/subtraktor ALU En minimal RISC - CPU 2 Komparator Komparator sammenligner to 4 bits tall

Detaljer

SLA og KPIer i skytjenester

SLA og KPIer i skytjenester SLA og KPIer i skytjenester 26.11.2018 Håvard Reknes hmr@difi.no Styringsparametere for skytjenester A. Generelle krav til tjenestenivå KPI Grunnleggende tjenester - Tilgjengelighet - Vedlikeholdstid

Detaljer

ytelsen til hukommelseshierarkier

ytelsen til hukommelseshierarkier Tema for denne forelesningen: virtuell hukommelse ytelsen til hukommelseshierarkier andre ting å cache e in 47, våren 999 hukommelseshierarki 2 Alle prosesser får et helt adresserom! stakk stakk stakk

Detaljer

Introduksjon til kurset og dets innhold

Introduksjon til kurset og dets innhold til kurset og dets innhold Lars Vidar Magnusson September 4, 2011 Oversikt Forelesninger Kursets fagsider Øvingstimer Kunnskap Ferdigheter 1 Forelesninger Kursets fagsider Øvingstimer Kunnskap Ferdigheter

Detaljer

Oppgave 1 JK-flip-flop (Total vekt 20%)

Oppgave 1 JK-flip-flop (Total vekt 20%) UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i IN 147 Program- og maskinvare Eksamensdag: 12. mai 1997 Tid for eksamen: 9.00 15.00 Oppgavesettet er på 6 sider. Vedlegg: Tillatte

Detaljer

Oppgave 1 Oversettelse (total vekt 20%)

Oppgave 1 Oversettelse (total vekt 20%) UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i IN 47 Program- og maskinvare Eksamensdag: 27. mai 998 Tid for eksamen: 9. 5. Oppgavesettet er på 8 sider. Vedlegg: Tillatte hjelpemidler:

Detaljer

Datamaskinens oppbygning og virkemåte

Datamaskinens oppbygning og virkemåte Datamaskinens oppbygning og virkemåte Laboppgave Sasa Bakija, 08DAT Del 1: Setup BIOS 1. DELL Optiplex GX270 har en Intel Pentium 4 CPU med buss speed på 800 Mhz og klokkefrekvens på 2.80 Ghz. 2. Internminne

Detaljer

TDT4160 AUGUST, 2008, 09:00 13:00

TDT4160 AUGUST, 2008, 09:00 13:00 Norwegian University of Science and Technology Faculty of Information Technology, Mathematics and Electrical Engineering The Department of Computer and Information Science TDT4160 DATAMASKINER GRUNNKURS

Detaljer

Martin Olsen, Lars- Petter Ahlsen og Jon- Håkon Rabben

Martin Olsen, Lars- Petter Ahlsen og Jon- Håkon Rabben Martin Olsen, Lars- Petter Ahlsen og Jon- Håkon Rabben Oppgave lab Del 1 Setup - BIOS 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Intel(R) Pentium(R) D CPU 3.00 GHz 800MHz

Detaljer

P1 P2 P3 P1 P2 P3 P1 P2. OS gjør Contex Switch fra P1 til P2

P1 P2 P3 P1 P2 P3 P1 P2. OS gjør Contex Switch fra P1 til P2 i, intensive i og Når OS switcher fra prosess P1 til prosess P2 utføres en såkalt Contex (kontekst svitsj). 10 30 50 70 P1 P2 P3 P1 P2 P3 P1 P2 OS gjør Contex fra P1 til P2 tid/ms bruk Figure: Prosessene

Detaljer

Hvorfor lære om maskinvaren*?

Hvorfor lære om maskinvaren*? Litt om maskinvare Hvorfor lære om maskinvaren*? Hovedoppgaven til et OS er å styre maskinvare Vi må ha grunnleggende kjennskap til maskinvarens oppbygging for å forstå hvordan OS fungerer Skal bare se

Detaljer

EKSAMEN I TDT4160 DATAMASKINER GRUNNKURS

EKSAMEN I TDT4160 DATAMASKINER GRUNNKURS Norges teknisk naturvitenskapelige universitet Institutt for datateknikk og informasjonsvitenskap Side 1 av 12 Faglig kontakt under eksamen: Magnus Jahre (952 22 309) EKSAMEN I TDT4160 DATAMASKINER GRUNNKURS

Detaljer

IT Grunnkurs Nettverk 3 av 4

IT Grunnkurs Nettverk 3 av 4 1 IT Grunnkurs Nettverk 3 av 4 Foiler av Yngve Dahl og Rune Sætre Del 1 og 3 presenteres av Rune, satre@ntnu.no Del 2 og 4 presenteres av Yngve, yngveda@ntnu.no 2 Nettverk Oversikt Del 1 1. Introduksjon

Detaljer

dynamiske data dynamiske data statiske data program dynamiske data statiske data reservert program dynamiske data statiske data reservert program

dynamiske data dynamiske data statiske data program dynamiske data statiske data reservert program dynamiske data statiske data reservert program Alle prosesser får et helt adresserom! antall prosesser varierer hele tiden! in 47, våren 997 hukommelseshierarki 2 Mange prosessers og ett fysiske adresserom? Jo, bruk den fysiske hukommelsen som en cache

Detaljer

Del 1 Setup - BIOS Oppgaver: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en.

Del 1 Setup - BIOS Oppgaver: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Laboppgaver, GrIT - gruppe 9. Del 1 Setup - BIOS Oppgaver: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Intel(R) Pentium(R) D CPU 3.00GHz Den har en dual core ( som betyr

Detaljer

TDT4160 DATAMASKINER GRUNNKURS EKSAMEN

TDT4160 DATAMASKINER GRUNNKURS EKSAMEN Norwegian University of Science and Technology Faculty of Information Technology, Mathematics and Electrical Engineering The Department of Computer and Information Science TDT4160 DATAMASKINER GRUNNKURS

Detaljer

INF1400 Kap4rest Kombinatorisk Logikk

INF1400 Kap4rest Kombinatorisk Logikk INF4 Kap4rest Kombinatorisk Logikk Hovedpunkter Komparator Dekoder/enkoder MUX/DEMUX Kombinert adder/subtraktor ALU FIFO Stack En minimal RISC - CPU Komparator Komparator sammenligner to tall A og B 3

Detaljer

2EOLJDWRULVNRSSJDYHQU L GDWDNRPPXQLNDVMRQ + VWHQ.,QQOHYHULQJVIULVWRNWREHU *MHQQRPJnVWRUVGDJRNWREHU

2EOLJDWRULVNRSSJDYHQU L GDWDNRPPXQLNDVMRQ + VWHQ.,QQOHYHULQJVIULVWRNWREHU *MHQQRPJnVWRUVGDJRNWREHU 2EOLJDWRULVNRSSJDYHQU L GDWDNRPPXQLNDVMRQ + VWHQ,QQOHYHULQJVIULVWRNWREHU *MHQQRPJnVWRUVGDJRNWREHU 2SSJDYH D)RUNODUKYLONHWRHOHPHQWHUHQ,3DGUHVVHEHVWnUDY En IP-adresse består av to deler, nettverksdel og

Detaljer

DEL 1 Setup BIOS Stian A. Johansen Terje Bratlie Espen Torås

DEL 1 Setup BIOS Stian A. Johansen Terje Bratlie Espen Torås DEL 1 Setup BIOS Stian A. Johansen Terje Bratlie Espen Torås 1: Hva slags CPU? - intel pentium CPU 3.20GHz Tekniske egenskaper? CPU SPEED: 3.2 GHz Busspeed: 800 MHz Prosessor ID: 0F64 L2 cache size: 4

Detaljer