Oppsummering av digitalteknikkdelen

Transkript

1 Oppsummering av digitalteknikkdelen! Følgende hovedtemaer er gjennomgått! Boolsk Algebra! von Neuman-arkitektur! Oppbygging av CPU! Pipelining! Cache! Virtuelt minne! Interne busser INF

2 Boolsk algebra! Boolsk! Basale! NAND, algebra er sett av regneregler som benyttes for å regne med variable som tar verdiene 0 og 1 operatorer er AND, OR og NOT (alle boolske funksjoner kan uttrykkes med disse) NOR, XOR, XNOR utledes fra AND, OR og NOT! Boolske funksjoner kan uttykkes enten ved en funksjonsforskrift eller en sannhetsverditabell F=ab + bc + ab c a b c F INF

3 Boolsk algebra (forts)! Boolske! Forenklingen funskjoner forenkles slik at de kanimplementeres med færre logiske porter. kan enten gjøres ved å bruke regnereglene, eller Karnaugh-diagram : F = ab + bc + ab c INF

4 Boolsk algebra (forts)! Kretser kan enten være kombinatoriske eller sekvensielle! De sekvensielle kan enten være synkrone eller asynkrone! Kombinatoriske: Uten hukommelse (f.eks ALU)! Sekvensielle: Med hukommelse (f.eks registre og tellere)! Synkrone: Endring i minne skjer synkront med et klokkesignal! Asynkron: Endring i minne skjer uavhengig av klokkesignal! Synkrone sekvensielle kretser modelleres med tilstandsdiagram INF

5 Von Neuman-arkitektur! Enkel modell for organisering av en datamaskin i fem ulike enheter: Input Hukommelse MAR MBR Output Prosesseringsenhet ALU TEMP PC Kontrollenhet IR! Nesten alle dagens CPU er og datamaskiner har denne organiseringen INF

6 Ytelsesforbedring: Pipelining og cache! To viktige teknikker for å øke hastigheten til en CPU er pipelining og cache! Pipelining: Starte eksekvering av en ny instruksjon hver klokkesykel! Cache: Egen type hurtigminne som nesten er like rask som interne registre, men med mye større kapasitet, dog ikke like mye som RAM! Dessuten benyttes også parallell-eksekvering benyttes også der det er mulig, spesielt internt i CPU-hardware (superskalare maskiner)! Men: En av de viktigste årsakene til at maskiner blir raskere er allikevel at transistorene blir mindre, trekker mindre strøm, og kan endre tilstand raskere INF

7 Pipelining! Kan! Med! Forutsetningen sammenlignes med samlebåndsproduksjon:! Isteden for å vente til forrige instruksjon er ferdig eksekvert, setter man i gang neste instruksjon så fort som første steg av forrige instruksjon er ferdig. pipelining øker man antallet instruksjoner som blir ferdig eksekvert per tidsenhet, men: hver instruksjon tar fortsatt like lang tid for at pipelining er at hver enhet som utfører en del av en instruksjon arbeider uavhengig av de andre enhetene i pipelinen INF

8 Pipelining (forts.)! F Uten pipelining Instruksjon 1 Instruksjon 2 Instruksjon 3 D E WB F D E WB F D E WB F D E WB Med pipelining Instruksjon 1 F D F E D F WB E D F Instruksjon 2 WB Instruksjon 3 E WB Instruksjon 4 D E WB Instruksjon 5 Tid (klokke sykler) INF

9 Pipelining (forts.)!! Pipelining! Tilfeller! Hovedårsaken krever at alle stegene hver tar maks en klokkesykel! Spesielt utfordrende for instruksjoner med minneaksess hvor man ikke kan starte en ny instruksjon hver klokkesykel: Stalling til stalling er hasarder av ulike typer:! Ressurshasarder: Mer enn én instruksjon ønsker adgang til samme delte ressurs samtidig! Datahasarder: Benytter en operand/resultat som beregnes av foregående instruksjon! Kontrollhasarder: Må kjenne resultatet fra foregående instruksjon ved betingede hopp INF

10 Cache! Ønsker så mye og rask hukommelse som mulig tilgjengelig for et program under eksekvering, både for instruksjoner og data! Cache-minnet er logisk sett plassert mellom CPUen og RAM! Innholdet i cache vil alltid være et subsett av innholdet i RAM! Siden cache n er mindre en hurtigminnet (RAM) består mesteparten av administrasjonen av cache i å velge ut hvilken del av programmet og hvilke data som skal ligge i cache, og hvilke som må ligge i RAM.! Cache benytter seg av lokalitetsprinsippet:! Instruksjoner/data aksesseres som regel sekvensielt, dvs fra samme område i hukommelsen! Som en konsekvens vil de samme instruksjonene/data også aksesseres nær hverandre i tid INF

11 Cache (forts.)! Cache-kontrolleren må håndetere 4 tilstander av aksess av cache! Read hit! Det skal leses fra hukommelsen og blokken med ordet befinner seg i cache! Data leveres med en gang fra cache n til CPU en! Read miss! Det skal leses fra hukommelsen, men blokken det skal leses fra er ikke i cache! Cache-kontrolleren må bestemme! Hvilken blokk i cache som kan/skal overskrives! Kopiere inn riktig blokk fra RAM til cache! Levere ordet til CPU en! Ved begge read-operasjoner vil innholdet i RAM og innholdet i kopien av blokkene i cache være identiske -> OK INF

12 Cache (forts.)! Write hit! Det skal skrives til hukommelsen og blokken med lokasjonen det skal skrives til ligger i cache! Data skrives til riktig lokasjon i blokken i cache! Write miss! Det skal skrives til hukommelsen og blokken med lokasjonen det skal skrives til ligger ikke i cache! Cache-kontrolleren må bestemme! Hvilken! Kopiere! Besørge blokk i cache som kan/skal overskrives inn riktig blokk fra RAM til cache skriving til riktig lokasjon i cache! Ved begge write-operasjoner vil innholdet ikke innholdet i RAM og innholdet i kopien av blokkene i cache være identiske -> ikke OK INF

13 Virtuell hukommelse! Virtuelt minne: RAM utvides med plass på harddisken, slik at et program kan adressere et større område som RAM enn det som faktisk er tilgjengelig.! Virtuelt minne kan implementeres enten som paging eller segmentation! Paging: Hukommelsen organisert som en én-dimensjonal array hvor hver adresse i sidetabellen refererer til starten av et minneområde med fast lengde! Segmentation (to-nivå paging): Hukommelsen organisert som en todimensjonal array hvor den logiske adressen består av et blokknummer og en startadresse. Sidetabellen gir overgangen fra logisk til fysisk startadresse, og størrelsen på blokken.! Utplukk av sider som skal kastes: LRU! Samme problematikk ved skriving som ved cache (write-back vs. writethrough) INF

14 Input-output! Programmert! Avbruddstyrt! I/O! Direct! Asynkrone I/O:! Bruker to registre for kommunikasjon med periferenheter I/O:! Periferenheter sier selv fra når noe har skjedd med polling:! Periferhenheten avleses med jevne mellomrom Memory Access (DMA):! CPU ikke involvert i overføring av data mellom perifer-enheter vs synkrone busser! Felles klokkesignal eller ikke INF

15 Pensum for digitalteknikkdelen! Følgende! kapittel! Alle kapitler fra læreboka: 3-6, , 9.9 forelesninger og ukeoppgaver INF