TDT4160 Datamaskiner Grunnkurs 2008. Gunnar Tufte



Like dokumenter
TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

Fortsetelse Microarchitecture level

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

Forelesning Hurtigbuffer Kap 4.5

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

Dagens temaer. Fra kapittel 4 i Computer Organisation and Architecture. Kort om hurtigminne (RAM) Organisering av CPU: von Neuman-modellen

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

Kapittel 3: Digital logic level

Fakultet for informasjonsteknologi, Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 %

Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 %

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

Kapittel 4: Microarchitecture level

Dagems temaer. kapittel 4 i Computer Organisation and Architecture. av CPU: von Neuman-modellen. Transfer Language (RTL) om hurtigminne (RAM)

Forelesning Forgreningspredikering Kap 4.5 Superskalaritet Kap 4.5 Spekulativ utføring Kap 4.5

Bussar. Tilgong til buss (Three state buffer) Synkron / Asynkron Serielle bussar Parallelle bussar Arbitrering: Kven kontrollerar bussen

hvor mye hurtigminne (RAM) CPU en kan nyttiggjøre seg av. mens bit ene betraktet under ett kalles vanligvis et ord.

IN1020. Datamaskinarkitektur

TDT4160 OG IT2201 DATAMASKINER GRUNNKURS EKSAMEN

Dagems temaer INF ! Fra kapittel 4 i Computer Organisation and Architecture. ! Kort om hurtigminne (RAM)

TDT4160 AUGUST, 2008, 09:00 13:00

Dagens temaer. Dagens emner er hentet fra Englander kapittel 11 (side ) Repetisjon av viktige emner i CPU-design.

Forelesning Instruksjonstyper Kap 5.5

Intel Core i7. Omid Mirmotahari 4

TDT4160 DATAMASKINER GRUNNKURS EKSAMEN

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

TDT4160 DATAMASKINER GRUNNKURS EKSAMEN

TDT4160 DATAMASKINER GRUNNKURS EKSAMEN

Oppsummering av digitalteknikkdelen

Innhold. 2 Kompilatorer. 3 Datamaskiner og tallsystemer. 4 Oppsummering. 1 Skjerm (monitor) 2 Hovedkort (motherboard) 3 Prosessor (CPU)

Fakultet for informasjonsteknologi, Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 %

Hukommelseshierarki. 16/3 cache /3 virtuell hukommelse in 147, våren 1999 hukommelseshierarki 1

EKSAMENSOPPGAVE I FAG TDT4160 DATAMASKINER GRUNNKURS. D: Ingen trykte eller håndskrevne hjelpemiddel tillatt. Bestemt, enkel kalkulator tillatt.

TDT DESEMBER, 2008, 09:00 13:00

TDT DESEMBER, 2013, 09:00 13:00. Norwegian University of Science and Technology Engineering The Department of Computer and Information Science

TDT4160 DATAMASKINER GRUNNKURS EKSAMEN

Internminnet. Håkon Tolsby Håkon Tolsby

AVSLUTTENDE EKSAMEN I. TDT4160 Datamaskiner Grunnkurs Løsningsforslag. Torsdag 29. November 2007 Kl

! Sentrale begreper er adresserbarhet og adresserom. ! Adresserbarhet: Antall bit som prosessoren kan tak samtidig i én operasjon

Fortsetelse Microarchitecture level

TDT4160 Datamaskiner Grunnkurs 2011

TDT DESEMBER, 2009, 09:00 13:00

Singletasking OS. Device minne Skjerm minne. Brukerprogram. Brukerdata/heap. Stack. Basis for flerprosess-systemer.

Datamaskinens oppbygning

Dagens tema. Flere teknikker for å øke hastigheten

AVSLUTTENDE EKSAMEN I. TDT4160 Datamaskiner Grunnkurs. Torsdag 29. November 2007 Kl

IN1020. Minnehierarki

Maskinvaredelen av INF 103: oversikt og innhold (1)

Memory Access) Figure: DMA kommuniserer med disk-controlleren og sørger for at det OS ønsker blir kopiert mellom harddisken og internminnet.

TDT DESEMBER, 2011, 09:00 13:00

Dagens temaer. Kort repetisjon. Mer om cache (1) Mer om cache (2) Read hit. Read miss. Write hit. Hurtig minne. Cache

P1 P2 P3 P1 P2 P3 P1 P2. OS gjør Contex Switch fra P1 til P2

Internminnet. Håkon Tolsby Håkon Tolsby

TDT DESEMBER, 2012, 09:00 13:00. Norwegian University of Science and Technology Engineering The Department of Computer and Information Science

EKSAMEN I TDT4160 DATAMASKINER GRUNNKURS

Digital logic level: Oppsummering

Forelesning Optimalisering av μark Kap 4.4

Intel Core i7. Omid Mirmotahari 4

I dag. Minne typar Minne mot bussar (fysisk grensesnitt generelt) Meir buss

NORGES TEKNISK-NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR DATATEKNIKK OG INFORMASJONSVITENSKAP

Forelesning ISA-nivået Kap 5.1

EKSAMEN I TDT4160 DATAMASKINER GRUNNKURS

TDT AUGUST, 2011, 09:00 13:00

Meir buss, I/O, prosessor detaljar. Arbitrering: Kven kontrollerar bussen Buss eksempel PIO Prosessorar

Dagens temaer. Praktisk anvendelse: Satellittkommunikasjon. eksempler på bruk av assembler/c/arkitektur teknikker for å øke hastigheten

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

TDT DESEMBER, 2014, 09:00 13:00. Norwegian University of Science and Technology Engineering The Department of Computer and Information Science

INF2270. Datamaskin Arkitektur

Øving 1: Busser, adressemodi, multiplekser og styreord

Minnehåndtering i operativsystemer

Dagens temaer. Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) RAM ROM. Hukommelsesbusser

Innhold. Virtuelt minne. Paging i mer detalj. Felles rammeverk for hukommelseshierarki Hukommelseshierarki-2 1

Dagens temaer. Cache (repetisjon) Cache (repetisjon) Cache (repetisjon)

Hvorfor lære om maskinvare*?

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

Løsningsforslag eksamen TDT4160 høsten 2005

! Ytelsen til I/O- systemer avhenger av flere faktorer: ! De to viktigste parametrene for ytelse til I/O er:

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

Dagens tema. Rask-maskinen. Rasko-kode Raskas-kode. Litt datamaskinhistorie Registre og lagre Instruksjoner

En overikt. Dagens tema. Datamaskinenes historie. Rask-maskinen Litt datamaskinhistorie Registre og lagre Instruksjoner. Rasko-kode.

NORGES TEKNISK- NATURVITENSKAPELIGE UNIVERSITET INSTITUTT FOR DATATEKNIKK OG INFORMASJONSVITENSKAP

Innhold. Oversikt over hukommelseshierakiet. Ulike typer minne. Innledning til cache. Konstruksjon av cache Hukommelseshierarki-1 1

Dagens temaer. Intern hukommelse (1) Maskinvaredelen av INF 103: oversikt og innhold (2) Maskinvaredelen av INF 103: oversikt og innhold (1)

11.4 serial communication 11.5 modes of transfer 11-6 priority interrupt 11-7 direct memory access 11-8 I/O processors 12-1 Memory

INF2270. Datamaskin Arkitektur

TDT4160 Datamaskiner grunnkurs Oppsummering. Vegard Aas, 2005

Datamaskinens oppbygning og virkemåte

Hovedkort, brikkesett og busser

Dagens tema. Datamaskinenes historie. De første moderne datamaskiner. Løsning. Menneskene har alltid prøvd å lage maskiner for å løse sine problemer.

VMware ESX og krav til hardware

Del 2. Bak skallet. Avsette minne til et spesifikt OS Teste harddisk under oppstart Sette opp system logger

INF2270. Minnehierarki

Vi har ikkje behandla bustøttesøknaden fordi det manglar samtykke frå ein eller fleire i husstanden

Forelesning 5. Diverse komponenter/større system

Del1: Setup: BIOS. 2. Hvor mye Internminne har den? 3GB DDR2

Institiutt for informatikk og e-læring, NTNU CPUens deler og virkemåte Geir Ove Rosvold 4. januar 2016 Opphavsrett: Forfatter og Stiftelsen TISIP

Setup programmet brukes til å endre konfigurasjonen av BIOS og til å vise resultatene fra

Dagens temaer. eksempler på bruk av assembler/c/arkitektur teknikker for å øke hastigheten. Organisation and Architecture )

Kap. 8 del 1 kodegenerering INF5110 Vår2007

Transkript:

1 TDT4160 Datamaskiner Grunnkurs 2008 Gunnar Tufte

2 Auka yting

3 Auka yting CPU

4 Parallellitet Essensielt for å øke ytelse To typer: 1) Instruksjonsnivåparallellitet Fleire instruksjonar utføres samtidig (1 prosessor) Samleband Eks: Unødvendig at ALU er ledig mens CPU leser instruksjon Superskalaritet: Duplisering av CPU-komponenter 2) Prosessornivåparallellitet Ein prosessor er bra, fleire er betre?

5 Samleband (Pipelining)

6 Samleband (Pipelining) 2 Fetch Decode Execute Dei tre prinsipielle stega i instruksjonutføring Lagar oss ein tretrinns styreeining 1: Fetch 2: Decode 3: Execute Kan startast uavhengig av kvarandre Raskare Enkle trinn Kortare tid

7 Samleband (Pipelining) 3

8 Samleband (Pipelining) 4 Gitt 5 steg, kvart steg tar en klokkesyklus Instruksjon 1: 5 klokkesyklusar Deretter: 1 instruksjon ferdig per klokkesyklus Utan samleband 1 instruksjon ferdig per klokkesyklus (RISC) Kvifor er samleband raskare då? Klokkesyklusen kan gjerast mye kortare! 1/5 av arbeidet skjer kvar klokkesyklus Lengde på klokkesyklus bestemt av tregaste steg Utan samleband: alt må gjerast innan ein klokkeperiode

9 Superskalaritet Hentar to instruksjonar om gangen Dupliserer steg 2-5 Har dermed opptil 10 instruksjonar under utføring Figuren tilsvarer ca. den første Pentium prosessoren

10 Prosessornivåparallellitet Minne 8051, Pentium 4 og UltraSPARC III

11 Parallellitet Essensielt for å auke ytinga To typar: 1) Instruksjonsnivåparallellitet Fleire instruksjonar utføres samtidig (1 prosessor) Samleband Eks: Unødvendig at ALU er ledig mens CPU leser instruksjon Kan bruke ALU mens ein kopierar data mellom register Superskalaritet: Duplisering av CPU-komponentar 2) Prosessornivåparallellitet En prosessor er bra, fleire er betre?

12 Superskalaritet 2 Dyrt å duplisere alt 4x (Areal (mengd transistorar)) Utføring tar mest tid Figur tilsvarer Pentium II Dupliserar mest tidkrevjande steg

13 Meir parallellitet 1

14 Thinking Machines Corporation Connection Machine models CM-1 og CM-2, 65 536 serie prosessorar Spesial kompilator overset kode for parallell SIMD program Store rundt 1990 DARPA redd for å gå glipp av noko Ein av dei mest lovande firma Maskiner stort sett kunn brukande innan forsking Konkurs 1994

15 Meir parallellitet 2

16 Meir parallellitet 3

17 Lager 2.1 2.2 Hard disc Tape storage RAM Module Optical disc Register bank Core memory

18 Ein-prosessor maskin

19 Lager og prosessor overordna Tape Optical Bus

20 Lagerhierarki Ofte eit hierarki av minne Yting Fysiske avgrensingar Økonomi Fleksibilitet Maksimal ytels Hierarki bygd opp Fysisk plassering Akesstid Størrelse

21 Lagerhierarki ns Bits dyrt Akesstid Kapasitet Pris/byte s TB billig

22 Lagerhierarki

23 Lagerhierarki 8086: 16 bit, 8 stk P4: 32 bit, 128 stk 8086: - P4: 32 bit, 28kB L1 + 1024 kb L2 8086: 640KB P4: 4GB 8086: floppy 128kB P4: >100GB Vekst > dobling kvart år

24 Lagerhierarki

25 Register Register: Register i prosessor (PC, IR osv) Registerbank Data som prosessoren manipulerar All data må inn i register Raskast 0.25 ns

26 Hurtigbuffer ( cache ): Register Cache Main memory Magnetic disk Tape / Optical disk

27 Kvifor Hurtigbuffer

28 Korleis Hurtigbuffer Level 2 (L2) Cache Level 1 (L1) Cache Leggast typisk på prosessor-brikke (Moores lov) Hurtig! Raskare men dyrare minneteknologi Kortare transportavstand for data Liten størrelse gir raskt oppslag

29 Hurtigbuffer Lokalitetsprinsippet Hurtigbuffer Størrelse gjerne 0,1% av hovedlager Likevel har hurtigbuffer ofte 95% treffrate Korleis er dette mulig? Lager aksesseres ikkje i et tilfeldig mønster Kan forutse framtidige lageraksesser Lokalitet i rom: Hentar me frå adresse 100 er det sannsynlig at vi snart kommer til å hente frå adresse 101 Instruksjonar: Sekvensiell utføring Hopp instruksjonar bryt sekvensiell utføring Data: Ofte lagra i blokker (tabellar, bilde)

30 Hurtigbuffer Lokalitetsprinsippet Lokalitet i tid: Hentar vi frå adresse 100 nå, er det sannsynlig at vi snart vil lese fra samme adresse Instruksjonar: Løkker, subrutiner,... Data: Ofte brukte variablar,... Dermed: Hentes noe frå hovedlager... Legg det i hurtigbuffer Hent også data frå etterfølgjande adresse(r) til hurtigb. Mellom prosessor og hurtigbuffer: Byte/Ord Mellom hurtigbuffer og hovedlager: Hurtigbufferlinjer (>ord) Sannsynlig at det vi trenger er i hurtigbuffer

31 Hurtigbuffer Aksesstid Anta: Hovedlager: 50 ns. aksesstid Hurtigbuffer: 1 ns. aksesstid 95% av data som trengs, finnes i hurtigbuffer Då får me: Aksesstid = 1 ns. + 0,05 * 50 ns. = 3,5 ns. Billig, stort lager med god yting

32 Hovudlager

33 Hovedlageradresser Hovedlager organisert i celler Kvar celle har en unik adresse Med k bits kan vi adressere 2k celler Celler normalt 1 byte (=byteadresserbart lager) 1 byte = 8 bit Bytes gruppert i ord, typisk 32/64-bits ord Instruksjonar arbeider typisk på ord Registerstørrelse typisk lik ordstørrelse 32 bit Maks 4GB hovedlager (byteadress.)

34 Hovedlageradresser Data bus (n bit) Adr bus (k bit) Adressebuss k bit 2 k adresserlokasjonar Databuss n bit kvar lese/skrive operasjon Eksempel 8 bit databuss 4 lese/skrive operasjonar for 32 bit ordlengde

35 Hovedlageradresser: Buss Data bus (n bit) Separat adressebuss og databuss Adr bus (k bit)

36 Hovedlageradresser: Buss Delt buss for adresse og data

37 Hovedlageradresser: Buss Data bus (n bit) Adr bus (k bit) Memory Adressebuss: Adr Adr Adr Databuss: Data Data Data

38 Dataorganisering i minne Kvar skal kuttar ein egget

39 Dataorganisering: Byte-rekkefølge Ord på meir enn en byte kan lagrast på to måtar... Eksempel: 0x12 34 56 78 (32 bits/4 bytes hex) Viktig: Adressa til ordet er uendra! Big endian Little endian

40 Dataorganisering: Byte-rekkefølge

41 Magnetiskdisk (Harddisk) Register Cache Harddisk Stor lagringskapasitet Ikkje rask (ms) Ikkje flyktigt minne Mekanisk Main memory Magnetic disk Tape / Optical disk

42 Magnetiskdisk (Harddisk)

43 Magnetiskdisk (Harddisk) Kva brukar ein disk tid på? Søketid flytt arm Rotasjonstid Overføringstid Kontrollertid Hva er best nå? Aksesstid = 5.4 ms (målt) Maximum Transfer Rate 97 MB/s (ytterst) Minimum Transfer Rate 74 MB/s (innerst) (www.storagereview.com)

44 Harddisk RAID RAID: Redundant Array of Independent disks Problem: Harddisker ikkje raske nok Moores lov hjelper ikkje Ofte fysiske/mekaniske avgrensingar Løysning: Fleire diskar som nyttast i parallell Fordeler: Høgare yting: Parallell aksess (fleire filer samtidig) Parallell dataoverføring (samarbeid om 1 fil) Redundans kan brukast for å oppnå feiltoleranse

45 Harddisk RAID

46 Harddisk RAID Mange måtar å organisere eit RAID på, les i boka

47 Masselager Tape Optisk Lagre store datamengder Sikkerheitskopi Data som ikkje er i bruk Data som ikkje krev kort aksesstid

48 Lagerhirarki ns Bits dyrt Akesstid Kapasitet Pris/byte s TB billig