7. Hvilket alternativ (A, B eller C) representerer hexadesimaltallet B737 (16) på oktal form?

Like dokumenter
Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK Fredag 21. mai 2004 Tid. Kl

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Lørdag 5. juni Tid kl. 09:00 13:00. Digital sensorveiledning

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

5 E, B (16) , 1011 (2) Danner grupper a' fire bit , (2) Danner grupper a' tre bit 1 3 6, 5 4 (8)

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamensoppgave i TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK

Løsningsforslag i digitalteknikkoppgaver INF2270 uke 5 (29/1-4/2 2006)

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK Fredag 6. aug 2004 Tid. Kl

Løsningsforslag INF1400 H04

Dagens tema. Dagens temaer hentes fra kapittel 3 i læreboken. Repetisjon, design av digitale kretser. Kort om 2-komplements form

INF1400. Karnaughdiagram

UNIVERSITETET I OSLO

Forelesning 7. Tilstandsmaskin

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Mandag 4. august Tid. Kl LØSNINGSFORSLAG

Løsningsforslag til regneøving 6. a) Bruk boolsk algebra til å forkorte følgende uttrykk [1] Fjerner 0 uttrykk, og får: [4]

INF1400. Tilstandsmaskin

Øving 7: Løsningsforslag (frivillig)

EKSAMEN Emnekode: ITD13012

INF1400. Tilstandsmaskin

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

TFE4101 Krets- og Digitalteknikk Høst 2016

Repetisjon digital-teknikk. teknikk,, INF2270

Forelesning 3. Karnaughdiagram

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG

Oppgave 1 (Flanke- og nivåstyrte vipper)

NY EKSAMEN Emnekode: ITD13012

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Mandag 4. august Tid. Kl LØSNINGSFORSLAG

HiST-AFT-EDT Digitalteknikk EDT001T-A 11H

INF3340. Tilstandsmaskiner

INF3340/4340. Synkrone design Tilstandsmaskiner

Dagens temaer. Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er

Kapittel 5 Tilstandsmaskin

Høgskoleni østfold EKSAMEN. Dato: Eksamenstid: kl til kl. 1200

EKSAMEN (Del 1, høsten 2015)

4 kombinatorisk logikk, løsning

Kontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Mandag 14. august Tid. Kl LØSNINGSFORSLAG

UNIVERSITETET I OSLO

UNIVERSITETET I OSLO

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and. ! Kort repetisjon fra forrige gang

IN1020. Logiske porter om forenkling til ALU

Dagens temaer. temaer hentes fra kapittel 3 i Computer Organisation. av sekvensielle kretser. and Architecture. Tilstandsdiagram.

INF2270. Sekvensiell Logikk

INF3340/4431. Tilstandsmaskiner

Dagens temaer. Dagens temaer er hentet fra P&P kapittel 3. Motivet for å bruke binær representasjon. Boolsk algebra: Definisjoner og regler

En mengde andre typer som DVD, CD, FPGA, Flash, (E)PROM etc. (Kommer. Hukommelse finnes i mange varianter avhengig av hva de skal brukes til:

Repetisjon. Sentrale temaer i kurset som er relevante for eksamen (Eksamen kan inneholde stoff som ikke er nevnt her)

Institutt for elektronikk og telekommunikasjon. Eksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 24. mai Tid. Kl.

Dagens tema. Dagens tema hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er. Tellere og registre

UNIVERSITETET I OSLO

kl 12:00 - mandag 31. mars 2008 Odde: uke 11 (12. mars 2008) Utlevert: fredag 7. mars 2008 Like: uke 13 (26. mars 2008) Regneøving 4

Hva gikk vi gjennom forrige uke? Omid Mirmotahari 3

UNIVERSITETET I OSLO

TFE4101 Krets- og Digitalteknikk Høst 2016

Digitalstyring sammendrag

EKSAMEN (Del 1, høsten 2014)

Høgskoleni østfold EKSAMEN. Emnekode: Emne: ITD13012 Datateknikk (deleksamen 1, høstsemesteret) Dato: Eksamenstid: kl til kl.

IN1020. Sekvensiell Logikk

Ferdighetsmål: Kunne forenkle boolske uttrykk Kunne implementere flerinputs-porter med bare 2-inputs porter

Dagens temaer. Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture. Kort repetisjon fra forrige gang. Kombinatorisk logikk

INF1400 Kap 02 Boolsk Algebra og Logiske Porter

Emnenavn: Datateknikk. Eksamenstid: 3 timer. Faglærer: Robert Roppestad. består av 5 sider inklusiv denne forsiden, samt 1 vedleggside.

UNIVERSITETET I OSLO

INF2270. Boolsk Algebra og kombinatorisk logikk

Datamaskiner og operativsystemer =>Datamaskinorganisering og arkitektur

INF1400. Digital teknologi. Joakim Myrvoll 2014

Forelesning 2. Boolsk algebra og logiske porter

LØSNINGSFORSLAG 2006

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and

MIK 200 Anvendt signalbehandling, Lab. 5, brytere, lysdioder og logikk.

Dagens temaer. Dagens temaer hentes fra kapittel 3 i læreboken. Oppbygging av flip-flop er og latcher. Kort om 2-komplements form

Oppsummering digital-teknikk, teknikk, INF2270

Datateknikk TELE1004-A 13H HiST-AFT-EDT. Oppgåve 1. Delemne digitalteknikk og datakommunikasjon Øving 2; løysing

1. del av Del - EKSAMEN

ITPE2400/DATS2400: Datamaskinarkitektur

MAX MIN RESET. 7 Data Inn Data Ut. Load

Løsningsforslag til 1. del av Del - EKSAMEN

Dagens temaer. Sekvensiell logikk: Kretser med minne. D-flipflop: Forbedring av RS-latch

EKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK

INF1400. Sekvensiell logikk del 1

Datateknikk TELE1005-A 15H HiST-FT-IEFE

Løsningsforslag til 1. del av Del - EKSAMEN

UNIVERSITETET I OSLO.

Oppgave 1 (30%) a) De to nettverkene gitt nedenfor skal forenkles. Betrakt hvert av nettverkene inn på klemmene:

EKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK, LF DIGITALTEKNIKKDELEN AV EKSAMEN (VERSJON 1)

Forelesning 6. Sekvensiell logikk

SIE 4005, 8/10 (3. Forelesn.)

V.17. Sven Åge Eriksen. Referanse:

VLSI (Very-Large-Scale-Integrated- Circuits) it Mer enn porter på samme. LSI (Large-Scale-Integrated-Circuits)

RAPPORT LAB 3 TERNING

Høgskolen i Sør-Trøndelag Avdeling for teknologi

Transkript:

Jeg har rettet alle oppgavene og legger ut et revidert løsningsforslag. Noen av besvarelsene var glitrende! 6. Hva er desimalverdien av 0 0000 0000 (2)? Tallet er gitt på toerkomplement binær form. Eneren i mest signifikante bit angir at vi har et negativt tall. Finner radixkomplementet ved å invertere og legger til for toskomplement. B = 0 0000 0000 B = 000 B + = 000 0000 0000 9 D = 2 = 52 D = 52 (Feil i alternativene. Oppgaven går ut.) A. -256 B. -255 C. -254 7. Hvilket alternativ (A, B eller C) representerer hexadesimaltallet B737 (6) på oktal form? A. 33467 (8) B. 733467 (8) C. 5777 (8) Benytter metoden med å konvertere via binærverdier. H = B737 B = 0 0 00 0 B = 0 0 00 0 B = 00 0 0 00 0 O = 33 467

Side 2 av 2 8. Hvilket av Karnaugh-diagrammene A, B eller C representerer funksjonen til høyre? YZ WX 00 0 0 A. 00 X 0 X X 0 X YZ WX 00 0 0 B. 00 X 0 X X 0 X YZ WX 00 0 0 C. 00 X 0 X X 0 X

Side 3 av 2 9. Du skal lage en paritetsjekker som skal sjekke om det er et ulike antall enere i et datasett. Datasettet består av signalene A, B, C og D. Dersom antallet enere inn er et oddetall skal den gi en ener ut. Hvilken funksjon gjør dette. A. F A ( A, B,C, D)= ABCD + ABCD+ ABC D + ABCD B. FB ( A, B, C, D, ) = A B C D F B = A B C D F B = ( A B) ( C D)= A B ( C D) C. (,,, ) F A B C D = A B C D C ( ) 0. Hvilken funksjon er dette? Gitt som sum av mintermer med Z som minst signifikante siffer. W X Y Z F Starter med å finne de mintermene som hver av AND-portene dekker: Øverst: f = XZ = X Z = 0000 + 000 + 000 + 00 f = ( 0,2,8,0) = ( 0,2,8, A) Midten f 2 = XYZ = XYZ = 00+ 0 f 2 = ( 5,3) = ( 5, D) Nederst f 3 = WY = W Y =000 + 00+ 00 + 0 ( ) ( ) f 3 = 2, 3,6, 7 Alle F = 0,2, 3,5,6, 7,8, A, D A. FA ( W, X, Y, Z, ) (, 4,9, B, C, E, F) = B. FB ( W, X, Y, Z, ) ( 0, 2,5, A) = C. FC ( W, X, Y, Z, ) ( 0, 2,3,5,6,7,8, A, D) =

Side 4 av 2 Oppgave 4 (5 %) Det skal lages en 4-bits Logisk Enhet (LE) med følgende funksjoner: Funksjon Valg Innganger Utgang lik 00 A, B F = hvis A = B ulik 0 A, B F = hvis A B mindre 0 A, B F = hvis A < B større A, B F = hvis A > B LE har inngangene A, B og Valg, samt utgangen F. Sammenhengen mellom A, B, Valg og F er gitt i tabellen over. Et symbol og blokkskjema for denne funksjonen er gitt her: A 4 4 B Valg 2 LE 4 F A B 4 4 Blokkskjema for LE X>Y A>B X>Y A<B Valg_ut F Lik_Ulik Lik Ulik Valg 2

Side 5 av 2 Signalet A>B er når A>B. Signalet A<B er når A<B. Signalet Lik er når A=B. Signalet Ulik er når A B. Blokken X>Y brukes for å bestemme om A>B eller A<B. Den skal ikke lages her. Blokken Valg_ut brukes for å velge hvilket signal som skal føres til F avhengig av funksjonen som er valgt med Valg i henhold til tabellen først i denne oppgaven. a) (7 %) Lag blokken Lik_Ulik. Inngangssignalene er A>B og A<B. Utgangssignalene er Lik og Ulik, som er angitt ovenfor. Sett opp logisk uttrykk for Lik og logisk uttrykk for Ulik. Tegn logisk skjema. Vi har her to innganger som viser om A>B eller A<B. Vi vet at dersom A er større enn B eller mindre enn B, så er A B. Vi vet også at om A=B så er både A>B=0 og A<B=0. Samtidig vil vi aldri ha A>B og A<B samtidig. Det betyr at det tilfellet der begge signalene er aldri vil inntreffe. Formelt er det feil å sette 0 eller som verdi i sannhetstabellen. Vi må si at vi får en don t care (X). Denne kan vi utnytte til å forenkle uttrykkene. Det er ikke stilt spesielle krav. Alle riktige svar blir godtatt. Vi kan uttrykke dette med to ligninger og med en sannhetstabell. Her kan vi velge å la X være 0 for Lik og for Ulik. ( ) ( ) > < ( ) ( ) 0 0 0 Lik = A > B A < B Ulik = A > B + A < B Ulik = Lik A B A B Lik Ulik 0 0 0 0 X X A>B A<B Ulik Lik

Side 6 av 2 b) (8 %) Lag blokken Valg_ut slik som angitt her: Lag en 2-til-4-dekoder. Inngangssignalet er Valg på 2 bit, utgangene er velg_lik, velg_ulik, velg_mindre, og velg_større i henhold til tabellen. Sett opp sannhetstabell. Tegn logisk skjema for 2-til-4-dekoderen. Legg til signalene A>B, A<B, Lik og Ulik og nødvendig logikk for å lage signalet F. Starter med å sette opp en sannhetstabell for 2-4-dekoderen i henhold til tabellen over: Innganger: Utganger: Funksjon Valg() Valg(0) velg_lik velg_ulik velg_mindre velg_større 0 0 0 0 0 lik 0 0 0 0 ulik 0 0 0 0 mindre 0 0 0 større Bruker PLA-type skjema. Dette er ikke et krav. Valg( Valg(0) velg_lik velg_ulik velg_mindre velg_større 2-til-4-dekoder Legger til datasignalene fra kretsen for å lage hele blokken Valg_ut. I oppgaven er det bare spurt etter hele skjemaet. Det er ikke nødvendig å tegne to skjema, som det blir gjort her.

Side 7 av 2 Valg() Valg(0) Lik Ulik A<B A>B velg_lik velg_ulik velg_mindre velg_større 2-til-4-dekoder & & & & F Oppgave 5 (25 %) Det skal lages en tilstandsmaskin (Moore-type) som kan fjerne overflødige signal (prell) fra en bryter som brukes for å gi tellepulser. Tilstandsmaskinen går til tilstanden S0 når reset er. Det er asynkron reset. Når den står i S0 og inngangssignalet Inn blir skal den gå til tilstanden S. Denne brukes for å sjekke om det er prell på inngangen. Dersom vi får en ny ener på Inn når vi står i S skal den skifte til S2, ellers skal den gå til S0. Fra S2 går vi ubetinget til S3. Fra S3 skifter vi til S0 når Inn er 0, ellers går vi til S4. Fra S4 skifter vi til S0 når Inn er 0, ellers går vi til S3. Utgangen skal være på S2, ellers skal den være 0.

Side 8 av 2 a) (5 %) Sett opp tilstandsdiagrammet for tilstandsmaskinen. Bruk syntaksen som vist her: Navn Ut Inn Det er ikke spesifisert hva som skal skje om i tilstanden S0. Det betyr at vi skal bli stående der dersom dette skjer. Med en generell reset vil denne sørge for at tilstandsmaskinen går til S0 uansett hvilken tilstand den er i. Dett kan vises ved en pil inn til S0 uten et bestemt startpunkt. I tenne oppgaven er det ikke nødvendig å ta med reset fra alle andre tilstander til S0. S0 S S4 S3 S2 Ut=

Side 9 av 2 b) (5 %) Sett opp en nestetilstands- og utgangstabell for tilstandsmaskinen. Tilstand Inn Neste tilstand Ut 0 S0 S0 0 S 0 S0 S 0 S2 0 S3 S2 S3 0 S0 S3 0 S4 0 S0 S4 0 S3 Her er det viktig å ha med alle mulige kombinasjoner for neste tilstand. Vi har med både 0 og på inngangen når vi er i S2, selv om det er et ubetinget hopp videre fra denne tilstanden. De som har satt inn X har fått dette godkjent som riktig. Siden vi har en Moore-maskin er utgangen bare bestemt av tilstanden vi er i. Da skal vi ha bare en utgangsverdi for hver tilstand. De som har brukt Mealy-type angivelse av utgangen har fått noe trekk for det. c) (7 %) Sjekk om det er overflødig tilstander. Bruk implikasjonstabell og forklar hva du gjør. Fjern om nødvendig unødvendige tilstander og tegn nytt tilstandsdiagram. Setter opp en implikasjonstabell. Først sjekkes det om utgangene er like. De tilstandene som har ulike utganger merkes med et kryss. For de tilstandene som har liker utganger sjekkes neste tilstand. Dersom disse er like er de to tilstandene som sjekkes ekvivalente. Dersom neste tilstand er forskjellige kan det være at det viser seg senere at de er like. Derfor beholdes dette som en betingelse til de andre er sjekket. S S2 S3 S4 {S, S2} {S, S4} {S2, S4} {S, S3} {S2, S3} {S3, S4} S0 S S2 S3 Vi ser at S3 og S4 er identiske og kan slåes sammen. Setter S3=S4. Tegner nytt diagram uten S4.

Side 0 av 2 S0 S S2 Ut= S3 d) (3 %) Velg en tilstandsverdi for S2 som gjør at signalet Ut kan lages med så få transistorer som mulig. Begrunn valget ditt. Dersom S2 har verdien 00 kan Ut lages med 4 transistorer ved å bruke en NOR-port. Dette er optimalt. Dette kan skrives som Ut = bit()+ bit( 0). For de som har valgt og begrunnet det med at utgangen kan lages med en AND-port, så er det godtatt som riktig. e) (5 %) Ta utgangspunkt i den verdien du bestemte for S2 og bestem tilstandsverdier for hver av tilstandene. Finn en tilordning som gir minimum bitendring. Anta at alle transisjonene er like sannsynlige. Begrunn valget ditt. Kravet er minimum bitendring. For å vise kostnadene ved bitendringene kopieres tilstandsdiagrammet og utgangsverdien byttes ut med tilstandsverdier. Tallet ved overgangen mellom to tilstander er antallet bit som skifter verdi for en endring av tilstand. Tar ikke med en loop til samme tilstand da den ikke vil medføre noen bitendring.

Side av 2 S0 0 S 00 S2 0 S3 Avstanden for alle bitendringene er. Summen av bitendringene er 5x=5. Dette er det minste vi kan oppnå. Svaret er like riktig om du bytter om verdiene på S ogs3. Denne oppgaven er rettet ut fra hva du bestemte i d).

Powered by TCPDF (www.tcpdf.org) Side 2 av 2 Student nr: Emnenr: Side: / Svartabell for oppgave 3: SPØRSMÅL NR.: 2 3 4 5 6 7 8 9 0 A B C