Appendiks 7 Konstanter og variabler til kap. 6

Transkript

1 APPENDIKS APPENDIKS 1 Appendiks 1.1 Appendiks Appendiks Appendiks Appendiks Appendiks 1.2 Appendiks Appendiks Appendiks Appendiks Appendiks 2 Appendiks 2.1 Appendiks Appendiks Appendiks 2.2 Appendiks Appendiks Lab kort elektronikk Skjema kraftelektronikk Skjematisk utlegg Komponentplassering Topp Lag Bunn Lag Skjema bryterpanel Skjematisk utlegg Komponentplassering Topp Lag Bunn Lag Matlab/Simulink 2 fase stepper motor Blokkdiagram tofase motor Matlab skript for algoritmen 3 fase stepper motor Blokkdiagram trefase motor Matlab skript for algoritmen Appendiks 3 FGPA Appendiks 3.1 VHDL kode Appendiks Simulering 1 Appendiks Simulering 2 Appendiks 4 Appendiks 5 Appendiks 6 Appendiks 6.1 Appendiks 6.2 Budsjett Oppgavebeskrivelse Datablad 3A, 55V DMOS Full-Bridge Motor Driver Spartan-IIE Development Board User s Guide Appendiks 7 Konstanter og variabler til kap. 6 Appendiks 8 Bilder av kretsen

2 Appendiks 1: Lab kort elektronikk

3 Appendiks 1.1 Skjema kraftelektronikk Appendiks Appendiks Appendiks Appendiks Skjematisk utlegg Komponentplassering Topp Lag Bunn Lag

4 JP1 Direction A 1 Break A 2 M4 A 3 M3 A 4 M2 A 5 M1 A 6 Inngang_1 LMD18245T1 1 Out 1 2 Comp out RC 3 4 M4 PGND 5 6 M3 7 M2 8 M1 9 Vcc Brake A 10 Direction A 11 SGND CS out 14 DAC ref 15 Out 2 C1 1uF C2 100uF V Vcc A GND R1 20k C3 500pF 0 R2 20k 1 C4 2.2nF JP3 COMP OUT A JP4 1 2 OUT1 A OUT2 A JP5 Direction B 1 Break B 2 M4 B 3 M3 B 4 M2 B 5 M1 B 6 Inngang_2 C5 1uF C6 100uF V Vcc B GND 1 5V 1 REF5V JP7 COMP OUT B LMD18245T2 1 Out 1 2 Comp out RC 3 4 M4 PGND 5 6 M3 7 M2 8 M1 9 Vcc Brake B 10 Direction B 11 SGND CS out 14 DAC ref 15 Out 2 0 R3 20k C7 500pF 0 R4 20k C8 2.2nF 1 2 JP8 OUT1 B OUT2 B Hov edoppgav e 2004 Høgskolen i Narv ik Utv ikling av en Solar Array Driv e Electronic Kent Kristensen, Kenneth Romsdal, Arnf inn Berg, Jimmy Hang Size Document Number Rev A 1 1 Date: Saturday, June 05, 2004 Sheet 1 of 1

5

6

7

8 Appendiks 1.2: Skjema bryterpanel Appendiks Appendiks Appendiks Appendiks Skjematisk utlegg Komponentplassering Topp Lag Bunn Lag

9 J3 Vcc J4 Switch J DIP Bry ter A 2 3 J DIP Bry ter B J2 Utgang A J6 Utgang B Hov edoppgav e 2004 Høgskolen i Narv ik Utv ikling av en Solar Array Driv e Electronic Kent Kristensen, Kenneth Romsdal, Arnf inn Berg, Jimmy Hang Size Document Number Rev A 1 1 Date: Saturday, June 05, 2004 Sheet 1 of 1

10

11

12

13 Appendiks 2: Matlab/Simulink

14 Appendiks 2.1: Appendiks Appendiks Blokkdiagram tofase motor Algoritme for 2-fase

15

16 %Simulering av innsignal til 2 fase stepper motor % % % %Narvik % function [t, x1, x2] = fase2; % % variabler % % tidsvariabler f = 40000; % frekvens = 40 MHz mindelay = 5E-3; % minste holdetid for en puls = 50 ms % initialisering av fasene f1 = 1; % initialisering av fasene f2 = 0; % motorforhold graderprsteg = 1.8; %antall grader mellom per steg på motoren = 1.8 (200 step/runde) girforhold = 2000; %forholdet mellom motor og solcellepanenl 1:2000 % intern teller & kontrollteller posisjon = 0; %posisjon nyposisjon = 0; %kalkulert stopp posisjon % % Programkode % c=0; nytemp = 1; % variabel for å holde styr på elementene som lagres for k=1:2 if k == 1; DIR = 0; SPE = 40; POS = 0.15; teller = 0; nyposisjon = posisjon + ((girforhold)*(pos/10)); else DIR = 1; SPE = 30; POS = 0.15; teller = 0; nyposisjon = posisjon + ((girforhold)*(pos/10)); c=0; end;

17 while posisjon <= nyposisjon maxdelay = f/(girforhold / (64 - SPE)); % t=2000/(64-spe); f=1/t; c=f*t => c=f/t if(posisjon == (nyposisjon - 10)) teller = 1; end if(posisjon > (nyposisjon - 10)) c = c + (2*c/(4*teller-1)); teller = teller + 1; else if(c == 0) c = f*mindelay; elseif c < maxdelay; c = maxdelay; else c = c - (2*c/(4*teller+1)); end; teller = teller+1; end; ; temp = 1; ; nytemp = 1000; temp = nytemp; nytemp = round(temp + c); while (temp <= nytemp); x1(temp) = f1; x2(temp) = f2; t(temp) = temp/f; temp = temp + 1; end; if(f1==1) f1 = 0; f2 = 1; else f1 = 1; f2 = 0; end; posisjon = posisjon + 1; end; end; %ut = [t; x1; x2]; subplot(3,1,1); plot(t,x1); subplot(3,1,2); plot(t,x2);

18 Appendiks 2.2: Appendiks Appendiks Blokkdiagram 3-fase motor Algoritme for 3-fase motor

19

20 %Simulering av innsignal til 3 fase stepper motor % % % %Narvik % function [t, x1, x2, x3] = fase3; % % variabler % % tidsvariabler f = 50000; % mindelay = 5E-3; % minste holdetid for en puls = 50 ms % initialisering av fasene f1 = 1; % initialisering av fasene f2 = 0; f3 = 0; % motorforhold graderprsteg = 1.8; %antall grader mellom per steg på motoren = 1.8 (200 step/runde) girforhold = 2000; %forholdet mellom motor og solcellepanenl 1:2000 % intern teller & kontrollteller posisjon = 0; %posisjon nyposisjon = 0; %kalkulert stopp posisjon % % Programkode % c=0; nytemp = 1; % variabel for å holde styr på elementene som lagres for k=1:2 if k == 1; DIR = 0; SPE = 32; POS = 0.15; teller = 0; nyposisjon = posisjon + ((girforhold)*(pos/10)); else DIR = 1; SPE = 16; POS = 0.15; teller = 0; nyposisjon = posisjon + ((girforhold)*(pos/10)); c=0; end; while posisjon <= nyposisjon

21 maxdelay = f/(girforhold / (64 - SPE)); % t=2000/(64-spe); f=1/t; c=f*t => c=f/t if(posisjon == (nyposisjon - 10)) teller = 1; end if(posisjon > (nyposisjon - 10)) c = c + (2*c/(4*teller-1)); teller = teller + 1; else if(c == 0) c = f*mindelay; elseif c < maxdelay; c = maxdelay; else c = c - (2*c/(4*teller+1)); end; teller = teller+1; end; temp = nytemp; nytemp = round(temp + c); while (temp <= nytemp); x1(temp) = f1; x2(temp) = f2; x3(temp) = f3; t(temp) = temp/f; temp = temp + 1; end; if(dir == 0) if(f1==1) f1 = 0; f2 = 1; f3 = 0; elseif (f2==1) f1 = 0; f2 = 0; f3 = 1; else f1 = 1; f2 = 0; f3 = 0; end; else if(f1==1) f1 = 0; f2 = 0; f3 = 1; elseif (f2==1)

22 f1 = 1; f2 = 0; f3 = 0; else f1 = 0; f2 = 1; f3 = 0; end; end posisjon = posisjon + 1; end; end; %ut = [t; x1; x2; x3]; subplot(3,1,1); plot(t,x1); subplot(3,1,2); plot(t,x2); subplot(3,1,3); plot(t,x3);

23 Appendiks 3 FGPA

24 Appendiks 3.1: FPGA Appendiks VHDL kode Appendiks Simulering 1 Appendiks Simulering 2

25 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; use work.funk.all; -- Uncomment the following lines to use the declarations that are -- provided for instantiating Xilinx primitive components. --library UNISIM; --use UNISIM.VComponents.all; entity test is Port ( Clk : in std_logic; Data : in std_logic_vector(15 downto 0); Reset : in std_logic; StepSekvens : out std_logic_vector(11 downto 0)); end test; architecture Behavioral of test is TYPE type_sreg IS (INIT,KalkulerPos,LesData,Sammenlign,Step,Vent,Fullfor); SIGNAL sreg, next_sreg : type_sreg; signal konst: std_logic_vector (7 downto 0); signal dir: std_logic; signal pos: std_logic_vector(8 downto 0); signal spe: std_logic_vector(5 downto 0); signal grenseteller: std_logic_vector(5 downto 0); signal lock: std_logic; signal posisjon: std_logic_vector(22 downto 0); signal KalkPos: std_logic_vector(22 downto 0); signal Teller: std_logic_vector(22 downto 0); signal VentVar: std_logic_vector(22 downto 0); signal prod: std_logic_vector(16 downto 0); signal flytt: std_logic_vector(1 downto 0); signal smnlgn: std_logic; signal ferdig: std_logic; signal Klar: std_logic; signal next_stepsekvens: std_logic_vector(11 downto 0); signal next_konst: std_logic_vector (7 downto 0); signal next_dir: std_logic; signal next_pos: std_logic_vector(8 downto 0); signal next_spe: std_logic_vector(5 downto 0); signal next_grenseteller: std_logic_vector(5 downto 0); signal next_lock: std_logic; signal next_posisjon: std_logic_vector(22 downto 0); signal next_kalkpos: std_logic_vector(22 downto 0); signal next_teller: std_logic_vector(22 downto 0); signal next_ventvar: std_logic_vector(22 downto 0); signal next_prod: std_logic_vector(16 downto 0); signal next_flytt: std_logic_vector(1 downto 0); signal next_smnlgn: std_logic; signal next_ferdig: std_logic; signal next_klar: std_logic; BEGIN PROCESS (CLK, RESET, next_sreg, next_konst,next_dir,next_pos,next_spe, next_grenseteller,next_lock, next_posisjon,next_kalkpos, next_teller,next_ventvar,next_prod,next_flytt,next_smnlgn, next_ferdig,next_klar, data, next_prod, next_stepsekvens) BEGIN IF ( RESET='1' ) THEN sreg <= INIT; konst <= " "; dir <= '0';

26 pos <= " "; spe <= "000000"; grenseteller <= "000000"; lock <= '0'; posisjon <= " "; KalkPos <= " "; Teller <= " "; VentVar <= " "; -- prod <= " "; -- flytt <= "00"; smnlgn <= '0'; ferdig <= '0'; Klar <= '0'; ELSIF CLK='1' AND CLK'event THEN sreg <= next_sreg; konst <= next_konst; dir <= next_dir; pos <= next_pos; spe <= next_spe; grenseteller <= next_grenseteller; lock <= next_lock; posisjon KalkPos Teller VentVar <= next_posisjon; <= next_kalkpos; <= next_teller; <= next_ventvar; prod <= next_prod; flytt <= next_flytt; smnlgn <= next_smnlgn; ferdig <= next_ferdig; Klar <= next_klar; StepSekvens <= next_stepsekvens; END IF; END PROCESS; PROCESS (sreg, konst,dir, pos, spe,grenseteller,lock,posisjon,kalkpos, Teller,VentVar,prod,flytt,smnlgn,ferdig,Klar,data) variable kalkverdi : std_logic_vector(22 downto 0); BEGIN next_sreg<=init; CASE sreg IS WHEN INIT => next_sreg<=lesdata; next_ferdig <= '1'; next_lock <= '0'; next_konst <= " "; -- må skiftes til 200 next_smnlgn <= '0'; next_dir <= '0'; next_pos <= " "; next_spe <= "000000"; next_flytt <= "00"; next_posisjon <= " "; next_kalkpos <= " "; next_teller <= " "; next_grenseteller <= "000000"; next_stepsekvens <= " "; WHEN LesData => if (Data = " ") then next_sreg<=lesdata; else

27 end if; next_sreg<=kalkulerpos; next_dir <= Data(15); next_pos <= Data(14 downto 6); next_spe <= Data(5 downto 0); next_lock <= '0'; WHEN KalkulerPos => if (lock = '1') then -- lock <= '0'; next_sreg<=sammenlign; next_posisjon); next_posisjon); else end if; if dir = '1' then next_ferdig <= '0'; if ((" " - next_posisjon) < next_prod) then next_kalkpos <= next_prod - (" " - else end if; else end if; next_kalkpos <= next_posisjon + next_prod; if(posisjon < prod) then next_kalkpos <= " " - (next_prod - else end if; next_kalkpos <= next_posisjon - next_prod; next_lock <= '1'; next_prod <= " "; next_prod <= mult(next_konst, next_pos); next_teller <= " "; next_sreg<=kalkulerpos; WHEN Sammenlign => IF (smnlgn='1' ) THEN next_sreg<=lesdata; end if; IF ( smnlgn='0' ) THEN next_sreg<=vent; end if; else if(kalkpos = posisjon) then next_smnlgn <= '1' ; end if; next_smnlgn <= '0'; WHEN Step => next_sreg<=fullfor; -- next_ferdig <= '0'; if (dir = '1') then if (Posisjon = ) then next_posisjon <= " "; end if; end if; next_flytt <= next_flytt + "01"; next_posisjon <= next_posisjon + " "; next_teller <= next_teller + " "; if (dir = '0') then if (Posisjon = 0) then next_posisjon <= " "; else next_flytt <= next_flytt - "01"; next_posisjon <= next_posisjon - " "; end if; end if;

28 -- DONE : next_dira - MA4 - MA3- MA2- MA1 - BREAKEA - next_dirb - MB4 - MB3- MB2- MB1 - BREAKEB WHEN FULLFOR => next_sreg<=sammenlign; case flytt is when "00" => next_stepsekvens(11) <= '0'; next_stepsekvens(10) <= next_stepsekvens(9) <= next_stepsekvens(8) <= next_stepsekvens(7) <= next_stepsekvens(6) <= next_stepsekvens(5) <= next_stepsekvens(4) <= next_stepsekvens(3) <= next_stepsekvens(2) <= next_stepsekvens(1) <= next_stepsekvens(0) <= when "01" => next_stepsekvens(11) <= '0'; next_stepsekvens(10) <= next_stepsekvens(9) <= next_stepsekvens(8) <= next_stepsekvens(7) <= next_stepsekvens(6) <= next_stepsekvens(5) <= next_stepsekvens(4) <= next_stepsekvens(3) <= next_stepsekvens(2) <= next_stepsekvens(1) <= next_stepsekvens(0) <= when "10" => next_stepsekvens(11) <= '1'; next_stepsekvens(10) <= next_stepsekvens(9) <= next_stepsekvens(8) <= next_stepsekvens(7) <= next_stepsekvens(6) <= next_stepsekvens(5) <= next_stepsekvens(4) <= next_stepsekvens(3) <= next_stepsekvens(2) <= next_stepsekvens(1) <= next_stepsekvens(0) <= when "11" => next_stepsekvens(11) <= '1'; next_stepsekvens(10) <= next_stepsekvens(9) <= next_stepsekvens(8) <= next_stepsekvens(7) <= next_stepsekvens(6) <= next_stepsekvens(5) <= next_stepsekvens(4) <= next_stepsekvens(3) <= next_stepsekvens(2) <= next_stepsekvens(1) <= next_stepsekvens(0) <= '1'; '1'; '1'; '1'; '0'; '1'; '1'; '1'; '1'; '1'; '0'; '1'; '1'; '1'; '1'; '0'; '0'; '1'; '1'; '1'; '1'; '0'; '1'; '1'; '1'; '1'; '0'; '0'; '1'; '1'; '1'; '1'; '0'; '1'; '1'; '1'; '1'; '0'; '1'; '1'; '1'; '1'; '1'; '0'; end case; when others => WHEN Vent => ELSE IF ( ferdig='1' ) THEN next_sreg<=vent; next_grenseteller <= "000000"; next_ferdig <= '0'; next_sreg<=vent; next_grenseteller <= next_grenseteller + "000001"; if(grenseteller = 5) then next_sreg<=step;

29 end if; next_ferdig <= '1'; --else next_grenseteller <= "000000"; else next_sreg<= Vent; next_ferdig <= '0'; end if; END PROCESS; END BEHAVIORAL; WHEN OTHERS => END CASE;

30

31

32 Appendiks 4: Budsjett for hovedoppgaven SADE

33 Komponent Type Produsent Leverandør Antall à kr Totalt u/moms Driverkrets LMD18245 National Elfa Steppermotor 16HY0416 Elfa Motstand 22 Ohm Elfa Motstand 6.6k Ohm Elfa Motstand 20k Ohm Elfa Kondensator 2.2 nf Elfa Kondensator 470 uf Elfa Kondensator 1.0 uf Elfa Kondensator 100uF Elfa FPGA krets Xilinx Xilinx Total u/moms Monteringsmateriell Diverse Moms 24% Totalt 1712,00 m/moms Revidert 6.juni 2004

34 Appendiks 5: Oppgavebeskrivelse

35 Kongsberg Defence & Aerospace har utviklet en Solar Array Drive Mechanism (SADM). SADM er en akset mekanisme/servo som styrer solcellepanelene på en satellitt slik at panelene får mest mulig sol. Den består av en mekanisk gimball som styres av en elektrisk motor. Motoren er ofte en stepper motor. En stepper motor kan posisjoneres til riktig vinkel bare ved å telle steppene og oppgaven skal utføres uten feedback sensor. Vi vil starte utvikling av en Solar Array Drive Electronic (SADE) til en stepper motor og ønsker forslag til hvorledes driverelktronikken og driverlogikken til en stepper motor kan designes. Vi ønsker også forslag til hvorledes stepper motorer kan modelleres i Simulink. Vi foreslår følgende oppgaver: 1. Undersøk hvilke radiation krav som kreves av komponenter på en geostasjonær satellitt, info kan bl.annet finnes hos National. Nøkkel begrep er Gate rupture, Latchup, Single event upset, TID, LET. 2. Sett dere inn i alternative stepper motorer, variable-reluctance og hybrid. 3. Velg en motor og konstruere driver elektronikk (SADE) til denne. Vi foreslår bruk av FPGA i denne konstruksjonen. Sett opp 2 alternative en for fullstepping og en for mikrostepping. Input til driver elektronikken: Ønsket hastighet, ønsket posisjons endring. Spenningsforsyning: DC 28Volt, ±5Volt, ±15Volt 4. Elektronikken skal være redundant, dvs det skal være 3 parallelle kretser, dersom alle viser samme oppførsel er alle friskmelt, dersom en krets avviker fra de 2 andre velg en av de som viser likt resultat. Sett opp kriterier for denne utvelgelsen. Dersom alle viser forskjellig svar, sett opp kriterier som gir størst sannsynlighet for å velge den riktige kretsen. 5. Utfør simuleringer av kretsene. 6. Lag en labmodell med kommersielle komponenter og gjør nødvendig testing. 2 faset motor vil sannsynligvis være den billigste. 7. Sett opp en matematisk modell i Simulink av hybrid motoren, med og uten mikrostepping for en 2 faset og 3 faset motor. 8. Sett opp en matematisk modell i Simulink av variable-reluctance motoren med og uten mikrostepping for en 2 faset og 3 faset motor. 9. Logikken som styrer steppene i oppgave 7 og 8 skal modelleres a)vha logiske kretser i Simuling, b) ved hjelp av logisk programmering i en script eller funksjonsfil.

36 Forslag til oppgavefordeling. 4 personer benytter de første ukene til å sette seg inn i steppmotor teori. 2 personer bruker 1 2 mnd på Matlab modellering 2 personer bruker 1 2 mnd på å sette seg inn i nødvendig elektronikk og FPGA programmering samt sette opp et simuleringsprogram. 4 personer bygger opp en labmodell og virkelige målinger sammenliknes med simulerte resultater. Åge Skullestad

37 Appendiks 6: Datablad

38 Appendiks 6.1: Datablad 3A, 55V DMOS Full-Bridge Motor Driver

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55

56 Appendiks 6.2: Spartan IIE User Guide

57

58

59

60

61

62

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

81

82

83

84 Appendiks 7: Konstanter og variabler til kap. 6

85 e Elektromotorisk kraft [V] i,i Strøm [A] J Treghetsmoment [kg m 2 ] K T kraftmoment konstant [Nm A -1 rad -1 ] L selv induktans [H] m Antall faser M Felles induktans [H] n Antall runder N r Antall rotor tenner 1 ω,ω Vinkelhastighet [ rads ] ψ,ψ Fluks forbindelse[t m 2 ] φ,φ Magnetisk fluks [T m 2 ] r Vinkel moment [rad] λ Vinkel mellom stator poler [rad] θ,θ Omdreiningsvinkel [rad] δ, Forstyrrelse [rad] W m Magnetisk energi [J] v, V Spenning [V] t tid [s] T,τ Moment: T p, T M, T e r, R Resistans [Ohm] p Antall pol - par Variabler med små bokstaver er funksjoner av tiden t. Variabler med store bokstaver er funksjoner av s.

86 Appendiks 8: Bilder av kretsen

87

88

89

90

91