11.4 serial communication 11.5 modes of transfer 11-6 priority interrupt 11-7 direct memory access 11-8 I/O processors 12-1 Memory

Save this PDF as:
 WORD  PNG  TXT  JPG

Størrelse: px
Begynne med side:

Download "11.4 serial communication 11.5 modes of transfer 11-6 priority interrupt 11-7 direct memory access 11-8 I/O processors 12-1 Memory"

Transkript

1 SIE 4005, 29/ serial communication 11.5 modes of transfer 11-6 priority interrupt 11-7 direct memory access 11-8 I/O processors 12-1 Memory Serial communication (11-4, s 587) Parallell overføring er potensielt raskere en seriell, men krever n separate overføringsveier for et n-bits ord, og blir som regel dyrere siden n i stedet for 1 overføringsvei kreves. Datamaskiner og terminaler som er langt unna hverandre kan kommunisere via analoge telefonlinjer ved for eksempel bruk av MODEM (modulator / demodulator), som omformer digitale signaler til audio signaler som kan transporteres via telefonlinjen, og tilbake til digitale igjen. Overføring mellom to pkt: Simplex -en vei, halv duplex - begge veier men en i gangen, full duplex - begge veier samtidig. Ved synkron transmisjon deler to enheter felles klokkesignal, og bit overføres kontinuerlig på dette klokkesignalets frekvens. Ved lang-distanse seriell kommunikasjon drives sender og mottaker av adskilte klokker med samme frekvens. Synkroniseringssignal sendes med visse mellomrom for å holde de to klokkesignalene synkrone. Asynchronous transmission (fig. 11-8, s. 588) Ved for eksempel kommunikasjon mellom datamaskiner vha modem, over en telefonlinje, kan hvert tegn bestående av 8 bit overføres asynkront mellom et start bit og et stop bit. Når ingen ting sendes holdes linjen på 1, og transmisjonen detekteres ved at start bitet, som alltid er 0, detekteres ved overgangen fra 1 til 0. Ved hjelp av en klokke undersøker mottakeren overføringslinjen ved passende tidspunkt for å finne bit-verdiene, da den kjenner overføringsraten. Stop bit detekteres når linjen går over til 1 igjen, etter en tid som minimum er den som kreves for å sende 1 (evt 2) bit (pluss de 8 bitene). Baud rate: maks. antall skift per sekund for signalet som overføres A packet-based Serial I/O Bus (kap. 11-4, s. 590) Eksterne I/O sammenkoplinger er typisk dedikerte, noe som ofte krever at datamaskinen må åpnes opp for montering av skreddersydd elektronikk og konnektorer som er tilpasset den spesielle I/O standarden. Ofte vil det være ønskelig i stedet å kunne kople flere enheter til en kabel, gjerne i en trestruktur. Dette kan oppnås ved å benytte pakke-basert seriell I/O. Her tillates mange ulike eksterne I/O devicer å benytte en delt kommunikasjonsstruktur som er koplet til datamaskinen med bare en eller to konnektorer. (eksempel i fig , s. 591) Universal serial bus (fig 11-10, s. 591) Universal Serial Bus (11-4, s 591) Hubs, devices, compound devices Enhub kan ha USB devicer eller andre hub er tilkoplet. En hub inneholder et USB interface for for kontroll og status håndtering og en repeater for overføring av informasjon gjennom hub en. Datamaskinen inneholder en USB controller og root hub. Når en hub er kombinert med device, som i fig (eks keyboard) kalles det for en compound device. Bortsett fra disse inneholder en USB device bare en USB port for å tjene egen funksjon.

2 Non-Return to Zero Inverted Data Representation (fig , s. 592) USB Packet format (fig 11-12, s. 593) Fire ledninger i USB kabler; jord, power, D+ og D- Power ledning leverer strøm til (for eksempel) tastatur, slik at det ikke behøver egen strømforsyning. D+ - D- > 200 mv : 1, D- - D+ > 200 mv: 0. NRZI: 0 : transisjon mellom de to logiske verdiene. 1: stabil 0 eller 1. Maksimalt 6 1 ere i data på rad, slik at 0 settes inn for hver 7. 1 er. Slike bitstuffed 0 ere fjernes når NRZI konverteres til vanlige data. USB pakkeformater (kap. 11-4, s ) Output transaction : Output packet etterfulgt av data packet og handshake packet. Førstnevnte kommer fra USB kontrolleren i datamaskinen og forteller device n at den skal motta data. Handshake packet er en kvittering fra device på at feilfri overføring skjedde. SYNC; synkronisering av klokke i mottaker. PID; Packet Identifier. PakkeTYPE identifiseres. 4 inverterte bit for feilsjekk. CRC; Cyclic Redundancy Check; kontrollsum som beregnes som funksjon av alle bit i en pakke og legges i denne. Dersom mottaker beregner CRC på mottatt pakke og kommer til samme kontrollsum (sjekksum) er det meget høy sannsynlighet for at pakken er riktig overført. EOP; End Of Packet Output packet har 7 bit addresse for device som skal motta meldingen og 4 bit som koder for hvilken port som skal motta etterfølgende Data packet. Handshake packet. PID : Acknowledge ingen detekterte feil. Andre; No Acknowledge Mottakerikkeklar.Stall InngrepvhaSWer nødvendig for å gjenopprette funksjonalitet. Vesentlige mengder SW benyttes for kontroll av Universal Serial Bus (USB). Modes of transfer (kap. 11-5, s. 594) Binær informasjon mottatt fra ekstern device lagres vanligvis i minne for senere bruk, mens informasjon fra datamaskinen til ekstern device har opphav i minnet. Dataoverføringer til og fra periferienheter kan håndteres på følgende fire måter: 1) Program styrt. CPU må kjøre program med I/O instruksjoner og sjekke ofte nok, slik at data ikke mistes. 2) Avbrudds-initiert. Når I/O enhetens grensesnitt kan gi avbrudd kun når det er behov kan CPU-tid spares i forhold til eks 1). (Kap. 11-6) 3) Direct Memory Access (DMA) overføring. Ved overføring til/fra hurtige enheter kan det ofte være ønskelig å avlaste CPU ved utvidelse av syst. Med enhet for DMA overføring. (kap. 11-7) 4) Overføring vha I/O prosessor. I større systemer med mye I/O kan ytelse forbedres ved å benytte en eller flere I/O prosessorer. Den kan utføre egne program og styres normalt av CPU. (kap. 11-8) Fig s. 596 og Fig s. 597 Program-styrt overføring (kap. 11-5, s ) En byte overføres i gangen, og når denne er tilgjengelig plasserer I/O dev. den på bussen og enabler Ready. Interface setter flag til 1. Når flag = 1 leser CPU data fra data register, ogflagsettes deretter til 0. (Se skjema s. 596) I/O dev. sender ikke ny byte før Acknowledge er disablet av interface. Flytskjema for program i fig , s Programstyrt overføring benyttes kun i systemer der I/O device må overvåkes kontinuerlig. Ineffektivt. Om Lesing av statusreg. og sjekking av flag kan skje i løpet av 100 ns, mens I/O device kanskje sender med gjennomsnittlig rate på 100 byte/s, vil CPU sjekke flag gjennomsnittlig ganger mellom hver overføring, i stedet for å gjøre nyttigere arbeid.

3 Interrupt-initiert overføring (kap. 11-5, s ) Interface informerer CPU når det er klart for dataoverføring, og i stedet for at CPU sjekker flag (Se evt. fig ) får den avbrudd som resultat av at flag settes. CPU lagrer returaddresse fra PC på stakk eller i et register, og starter utførelse av servicerutine som utfører aktuell I/O overføring. Metode for valg av hoppaddresse for avbruddsrutine kan gjøres vha vektorisert interrupt eller ikkevektorisert interrupt. Vektorisert interrupt: Kilden for avbrudd gir hoppaddresse. Ikke-vektorisert interrupt: Det er en egen addresse for avbruddet. Priority interrupt (kap. 11-6, s ) Et interrupt prioriteringssystem bestemmer rekkefølgen ulike interruptkilder skal få når samtidige interrupt oppstår. Systemet kan også bestemme hvilke interrupt forespørsler som skal få avbryte mens et annet interrupt allerede betjenes. I/O devicer med høy overføringshastighet (eks magnetisk disk) prioriteres gjerne over langsomme devicer som for eksempel tastatur. Et prioriteringssystem kan lages i software eller hardware. SW polling: ikke-vektorisert, Dvs egen addresse for avbruddet. Avbruddsrutine sjekker mulige kilder etter tur, der rekkefølge gir prioriteringen. Dette er en relativt langsom løsning, spesielt dersom mange interrupts skulle oppstå. HW prioriteringssystem. Hver interrupt kilde har sin egen interrupt vektor addresse for aksess av egen servicerutine direkte. Dette er raskere enn SW løsning. HW prioritetsfunksjon kan ha seriell ( Daisy chain, s ) eller parallell sammenkopling av interrupt linjer (s ). Daisy Chain (Fig 11-15, s. 599, Fig 11-16, s. 600) Dersom Interrupt request går høy (= 1 ) går interrupt linjen til CPU høy via ORfunksjonen. CPU responderer vedåsetteinterrupt acknowledge =1.PI( Priority In ) hos device 0 mottar dette signalet. Dersom device 0 ønsker interrupt blokkerer det acknowledge signalet fra neste device ved å sette 0 på PO ( Priority Out ), og setter inn sin egen interrupt vector address (VAD) på databussen for at CPU skal benytte denne. Devicemed0påsinPI inngang sette 0 på sin PO utgang for å blokkere acknowledge signalet for eventuelle Devicer med lavere prioritet. Daisy Chain gir høyeste prioritet til device som mottar Interrupt acknowledge signalet fra CPU. Jo lengre en device er fra denne posisjonen, jo lavere er dennes prioritet. Parallell priority Hardware (Fig 11-17, s. 601) Bit settes separat av interrupt signal fra hver aktuell device (4 i fig ), og prioritet er gitt av rekkefølge i interrupt registeret. Maskeregisteret kan programmeres til å disable interr. når et med høyere prioritet betjenes, evt tillate device med høyere prioritet interrupt mens et interrupt tilhørende device, med lavere prioritet, allerede har servicerutine under utførelse. Priority Encoder: Eks: Om D3 inngangen er 1, er utgangen A 1 A 0 =11 uansett hva de andre inngangene er, da D3 har høyest pri. (Se evt. fig 3-6) V=1 om en eller flere av D-inng. Er høye. Utgangen fra Priority encoder benyttes i en del av vektor addressen til interrupt kilden (Vektoraddresse gir egen servicerutine direkte, som vanlig ved HW impl. Som denne og Daisy chain.) Direct Memory Access (DMA) (Kap. 11-7, s. 602) DMA kontroller (Kap. 11-7, s. 603) Ved dataoverføring til/fra hurtige enheter (eks disk) er det ofte ønskelig å avlaste CPU ved å utvide systemet med en DMA enhet. DMA tar over bussene (CPU berøves adgang midlertidig) og overvåker overføringer mellom I/O device og memory. DMA enhet startes opp av CPU. DMA kan sende Bus request, og CPU gir siden DMA kontroll over bussen ved å sette Bus granted høy (Dette er skissert i fig , som illustrerer en av mange ulike metoder for å gi DMA buss-tilgang.) Hele blokker av ord i minnet, eller ned til ett ord av gangen i en enkeltoverføring.

4 DMA kontroller (kap. 11-7, fig , s. 603) DMA kontroller trenger de vanlige kretsene for ett interface (s. 581, 583) for å kommunisere med CPU og I/O dev. pluss noen ekstra reg. og addresselinjer. Data overføring kan gjøres direkte mellom device og minne under kontroll av DMA. Flere detaljer s CPU initialiserer DMA ved å sende følgende informasjon via databussen: 1) Startaddressen til blokken i minnet der data er tilgjengelig (for lesing) eller skal lagres (for skriving). 2) word count, som er antall ord i minneblokken. 3) Kontrollbit som spesifiserer overføringsmodi, som read eller write. 4) Kontroll bit som starter DMA transfer. Startaddr. Lagres i addresse registeret, word count i eget register, og kontrollbit i kontrollregisteret. DMA transfer in a computer system, fig , s I/O processors (kap. 11-8, s. 606) An Input-Output Processor (IOP) may be classified as a processor with direct memory access capability that communicates with I/O devices. Dette er et alternativ til at hvert interface kommuniserer direkte med CPU. I større systemer med mye IO kan forbedret ytelse oppnås ved å benytte en eller flere IO-pros. CPU avlastes. Til forskjell fra DMA kontroller som i større grad styres av CPU kan I/O prosessor(er) gjøre fetch og execute av egne instruksjoner pluss andre oppgaver som aritmetiske og logiske operasjoner, branching med mer. Typisk bruk som i figur og I/O prosessorer (kap. 11-8, s ) CPU initierer vanligvis I/O program, og IOP opererer deretter uavhengig av CPU og fortsetter å overføre data mellom eksterne devicer og minne. IOP strukturer ord fra ulike kilder og pakker de inniforeksempel32bitsordføroverføringtil minne. Data samles i IOP med device bit rate, mens CPU jobber med egne ting. Kommunikasjon mellom IOP og devicer likner programkontrollert overføring, mens kommunikajon med minne likner DMA metode. Kommunikasjon mellom CPU og IOP varierer, men i de fleste system har CPU overordnet kontroll med IOP. CPU IOP kommunikasjon, fig , s. 608 CPU IOP kommunikasjon (fig , s. 608) (Forenklet) IOP setter status ord i minne for at CPU skal sjekke, og gir beskejder som eks IOP overload condition, device busy with other transfer, device ready for transfer. Basert på dette bestemmer CPU seg for hva den skal gjøre. Hvis OK startes IO transfer ved at instr. Sendes. Minne addressen mottatt med denne instruksjonen fortelelr IOP hvor den skal starte. Når CPU interruptes (7-->8) svarer den ved å benytte instruksjonforålesestatusfraiop. IOP legger dermed status report i en bestemt memory lokasjon. Status ord indikerer om overføringen ble komplettert eller om feil oppstod under overføringen.

5 11-9 Chapter Summary, s. 609 Diverse I/O devicer er introduserte, med spesiell vekt på 1) keyboard, 2) hard disk og 3) skjerm. Periferienheter løser problemer med ulikheter mellom CPU og minne og hver enkelt enhet, som signalkonvertering, synkronisering, ulike koder og format, og ulike operasjonsmodi. I/O buss og I/O interface for tilkopling til ulike devicer ble diskutert. Strobing og handshaking. Seriell vs asynkron kommunikasjon eksempler. Pakke-basert seriell I/O buss - Universal Serial Bus. På slutten av kapitlet ble det gjennomgått 4 ulike metoder å foreta dataoverføringer mellom CPU og I/O: 1) program-kontrollert. 2) Interrupt initiert, inkl. daisy chain og parallell priority hardware. Som prioriterer blant ulike avbruddskilder. 3) Direct Memory Access 4) Bruk av I/O prosessor Memory Hierarchy Generelt er minnesystem bestanddeler mindre og raskere jo nærmere CPU en befinner seg i hierarkiet. Ulike deler av minnehierarki: raskt og kostbart vs langsomt og billig. (register, hurtigbuffer, hovedminne, hard disk, ( )) For at hierarkiet skal kunne utnyttes mest mulig effektivt må en stor andel av CPU instruksjoner og operand fetch kunne kunne foregå fra cache (=hurtigbuffer) uten at langsommere deler av det hierarkiske minnesystemet må aksesseres. Fetch fra hard disk tar lang tid, og typisk vil det føre til interrupt av CPU mens en hel blokk hentes inn fra HD. Det er ønskelig med en situasjon der gjennomsnittlig fetch time er tett ned mot tiden det tar å aksessere cache, samtidig som CPU ser et addresserom vesentlig større enn det som finnes i hovedminnet Memory Hierarchy - regneeksempler Forutsetninger: Det antas at minnet kan oppfattes som delt i to, med en halvdel for instruksjoner, og en for data, og at hver halvdel har en aksesstid på 5 ns. Målet er 2 x 2 GB minne, hvert med 5 ns aksesstid, til en fornuftig pris. Eks. 1: Om DRAM fra 96 benyttes, til $ 20/Byte og med 80 ns aksesstid: Pris på to 2-GB minneenheter: $ Eks. 2: Siden forutsettes at 2 cache minner benyttes og at dette tillater en instr. og en operand å bli hentet ( fetch et ), eventuelt en instruksjon hentet og en lagret ( stored ) i løpet av en klokkesyklus. Cache antas å kunne operere med sammenliknbar hastighet med CPU. % 12-1 Memory Hierarchy - regneeksempler Det antas (ikke urealistisk i følge M&K) at mesteparten av minneaksessene tar 5 ns. Dersom de siste 5 % tar 80 ns blir gjennomsnittlig aksesstid (0.95 x 5ns x 80 ns) =8.75 ns. Målet med at de fleste minneaksessene skal ta 5 ns er nådd, men fremdeles er problemet med det dyre DRAM minnet der. Dersom hierarkiet utvides med harddisk (HD), og det stadig forutsettes at 95 % av aksessene er kun til cache, % er til hovedminne og resten til hard disk, som har aksesstid 16 ms, blir gjennomsnittlig aksesstid (0.95 x 5 ns x 80ns x 1.6x10 7 ns)=9.55 ns. I 95 % av tilfellene tar minneaksess 5 ns, mens gjennomsnittet har økt relativt ubetydelig etter innføring av HD. Men prisen: Anta cache fordyrer med $ 100, 32 MB Dram til $ 20/Mbyte og 4 GB HD til $ 800: 1540 $ totalt, mindre enn 2 % av pris uten cache og HD. Tilsynelatende hurtig, stort minne, har ved hjelp av hierarkisk minne blitt oppnådd til en akseptabel pris.

Forelesning Instruksjonstyper Kap 5.5

Forelesning Instruksjonstyper Kap 5.5 TDT4160 Datamaskiner Grunnkurs Forelesning 22.11 Instruksjonstyper Kap 5.5 Dagens tema Instruksjonstyper (5.5) Datatransport Datamanipulering Betingede hoppinstruksjoner Prosedyrekall Løkker I/O Eksempler

Detaljer

! Ytelsen til I/O- systemer avhenger av flere faktorer: ! De to viktigste parametrene for ytelse til I/O er:

! Ytelsen til I/O- systemer avhenger av flere faktorer: ! De to viktigste parametrene for ytelse til I/O er: Dagens temaer! Ulike kategorier input/output! Programmert! Avbruddstyrt! med polling.! Direct Memory Access (DMA)! Asynkrone vs synkrone busser! Med! Fordi! -enheter menes de enheter og mekanismer som

Detaljer

Dagems temaer. kapittel 4 i Computer Organisation and Architecture. av CPU: von Neuman-modellen. Transfer Language (RTL) om hurtigminne (RAM)

Dagems temaer. kapittel 4 i Computer Organisation and Architecture. av CPU: von Neuman-modellen. Transfer Language (RTL) om hurtigminne (RAM) Dagems temaer Fra Kort Organisering Register kapittel 4 i Computer Organisation and Architecture om hurtigminne (RAM) av CPU: von Neuman-modellen Transfer Language (RTL) Instruksjonseksekvering Pipelining

Detaljer

SIE 4005, 2/10 (2. Forelesn.)

SIE 4005, 2/10 (2. Forelesn.) SIE 4005, 2/10 (2. Forelesn.) Første forelesning: 7.1 Datapaths and operations 7.2 Register Transfer operations 7.3 Microoperations (atitm., logic, shift) 7.4 MUX-based transfer 7.5 Bus-based transfer

Detaljer

Dagens temaer. Cache (repetisjon) Cache (repetisjon) Cache (repetisjon)

Dagens temaer. Cache (repetisjon) Cache (repetisjon) Cache (repetisjon) Dagens temaer Cache (repetisjon) Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) Typer, bruksområder og oppbygging ROM Typer, bruksområder og oppbygging Hukommelsesbusser

Detaljer

INF2270. Input / Output (I/O)

INF2270. Input / Output (I/O) INF2270 Input / Output (I/O) Hovedpunkter Innledning til Input / Output Ulike typer I/O I/O internt i datamaskinen I/O eksternt Omid Mirmotahari 3 Input / Output En datamaskin kommuniserer med omverdenen

Detaljer

INF2270. Input / Output (I/O)

INF2270. Input / Output (I/O) INF2270 Input / Output (I/O) Hovedpunkter Innledning til Input / Output Ulike typer I/O I/O internt i datamaskinen I/O eksternt Omid Mirmotahari 3 Input / Output En datamaskin kommuniserer med omverdenen

Detaljer

Dagens temaer. Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) RAM ROM. Hukommelsesbusser

Dagens temaer. Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) RAM ROM. Hukommelsesbusser Dagens temaer Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) RAM Typer, bruksområder og oppbygging ROM Typer, bruksområder og oppbygging Hukommelsesbusser 1 Cache (repetisjon)

Detaljer

Dagems temaer INF ! Fra kapittel 4 i Computer Organisation and Architecture. ! Kort om hurtigminne (RAM)

Dagems temaer INF ! Fra kapittel 4 i Computer Organisation and Architecture. ! Kort om hurtigminne (RAM) Dagems temaer! ra kapittel 4 i Computer Organisation and Architecture! Kort om hurtigminne (RAM)! Organisering av CPU: von Neuman-modellen! Register Transfer Language (RTL)! Instruksjonseksekvering! Pipelining

Detaljer

Input/Output. når tema pensum. 13/4 busser, sammenkobling av maskiner /4 PIO, DMA, avbrudd/polling

Input/Output. når tema pensum. 13/4 busser, sammenkobling av maskiner /4 PIO, DMA, avbrudd/polling Input/Output når tema pensum 13/4 busser, sammenkobling av maskiner 8.2 8.4 20/4 PIO, DMA, avbrudd/polling 8.5 8.6 in 147, våren 1999 Input/Output 1 Tema for denne forelesningen: sammenkobling inne i datamaskiner

Detaljer

Hvorfor lære om maskinvare*?

Hvorfor lære om maskinvare*? Litt om maskinvare Hvorfor lære om maskinvare*? Hovedoppgaven til et OS er å styre maskinvare Må ha grunnleggende kjennskap til maskinvare for å forstå hvordan OS fungerer Skal bare se på grunnleggende

Detaljer

Dagens temaer. Fra kapittel 4 i Computer Organisation and Architecture. Kort om hurtigminne (RAM) Organisering av CPU: von Neuman-modellen

Dagens temaer. Fra kapittel 4 i Computer Organisation and Architecture. Kort om hurtigminne (RAM) Organisering av CPU: von Neuman-modellen Dagens temaer Fra kapittel 4 i Computer Organisation and Architecture Kort om hurtigminne (RAM) Organisering av CPU: von Neuman-modellen Register Transfer Language (RTL) Instruksjonseksekvering Pipelining

Detaljer

TDT4258 Eksamen vår 2013

TDT4258 Eksamen vår 2013 Norges teknisk naturvitenskapelige universitet Institutt for datateknikk og informasjonsvitenskap Side 1 av 8 TDT4258 Eksamen vår 2013 Løsningsforslag Oppgave 1 Flervalgsoppgave (16 poeng) Du får 2 poeng

Detaljer

TDT4160 Datamaskiner Grunnkurs 2008. Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs 2008. Gunnar Tufte 1 TDT4160 Datamaskiner Grunnkurs 2008 Gunnar Tufte 2 Auka yting 3 Auka yting CPU 4 Parallellitet Essensielt for å øke ytelse To typer: 1) Instruksjonsnivåparallellitet Fleire instruksjonar utføres samtidig

Detaljer

Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer

Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer Institutt for Datateknikk og Informasjonsvitenskap Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer Faglig kontakt under eksamen: Magnus Jahre Tlf.: 952 22 309 Eksamensdato: 19. Mai 2014 Eksamenstid

Detaljer

Dagens tema. Flere teknikker for å øke hastigheten

Dagens tema. Flere teknikker for å øke hastigheten Dagens tema Flere teknikker for å øke hastigheten Cache-hukommelse del 1 (fra kapittel 6.5 i Computer Organisation and Architecture ) Hvorfor cache Grunnleggende virkemåte Direkte-avbildet cache Cache-arkitekturer

Detaljer

Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 %

Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 % Side 2 av 9 Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 % Denne oppgaven skal besvares på eget svarark sist i oppgavesettet. Dersom du finner flere alternativer som synes å passe, setter du kryss

Detaljer

Hovedkort, brikkesett og busser

Hovedkort, brikkesett og busser Hovedkort, brikkesett og busser Håkon Tolsby 20.09.2015 Håkon Tolsby 1 Innhold Hovedkort Brikkesett Internbussen Systembussen Utvidelsesbussen 20.09.2015 Håkon Tolsby 2 Hovedkortet Engelsk: Motherboard

Detaljer

! Sentrale begreper er adresserbarhet og adresserom. ! Adresserbarhet: Antall bit som prosessoren kan tak samtidig i én operasjon

! Sentrale begreper er adresserbarhet og adresserom. ! Adresserbarhet: Antall bit som prosessoren kan tak samtidig i én operasjon agems temaer Oppbygging av RAM! ra kapittel i Computer Organisation and Architecture! Kort om hurtigminne (RAM)! Organisering av CPU: von Neuman-modellen! Register Transfer Language (RTL)! Instruksjonseksekvering!

Detaljer

Hukommelseshierarki. 16/3 cache 7.1 7.2. 23/3 virtuell hukommelse 7.3 7.5. in 147, våren 1999 hukommelseshierarki 1

Hukommelseshierarki. 16/3 cache 7.1 7.2. 23/3 virtuell hukommelse 7.3 7.5. in 147, våren 1999 hukommelseshierarki 1 Hukommelseshierarki når tema pensum 16/3 cache 7.1 7.2 23/3 virtuell hukommelse 7.3 7.5 in 147, våren 1999 hukommelseshierarki 1 Tema for denne forelesningen: en enkel hukommelsesmodell hukommelseshierarki

Detaljer

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte 1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Lager 2.1 2.2 Hard disc Tape storage RAM Module Optical disc Register bank Core memory 3 Ein-prosessor maskin 4 Lager og prosessor overordna Tape Optical

Detaljer

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte 1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Bussar og busshierarki Tape Optical Bus 3 CPU og buss komunikasjon Tape Optical Bus 4 Buss linjer Bus Adr/data Bit 0 Adr/data Bit 1 Adr/data Bit 2 Adr/data

Detaljer

Oppgave 8.1 fra COD2e

Oppgave 8.1 fra COD2e Oppgave 8.1 fra COD2e To systemer brukes for transaksjonsprosessering: A kan utføre 1000 I/O operasjoner pr. sekund B kan utføre 750 I/O operasjoner pr. sekund Begge har samme prosessor som kan utføre

Detaljer

Fakultet for informasjonsteknologi, Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 %

Fakultet for informasjonsteknologi, Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 % Side 1 av 10 NTNU Norges teknisk-naturvitenskapelige universitet Fakultet for informasjonsteknologi, matematikk og elektroteknikk Institutt for datateknikk og informasjonsvitenskap Løsningsforslag til

Detaljer

SIE 4005, 8/10 (3. Forelesn.)

SIE 4005, 8/10 (3. Forelesn.) SIE 4005, 8/10 (3. Forelesn.) Andre forelesning: litt repetisjon 7.7 Arithmetic / Logic unit 7.8 The Shifter 7.9 Datapath representation 7.10 The control word 7.11 Pipelined datapath Tredje forelesning:

Detaljer

Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer

Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer Institutt for Datateknikk og Informasjonsvitenskap Eksamensoppgave i TDT4258 Energieffektive Datamaskinsystemer Faglig kontakt under eksamen: Magnus Jahre Tlf.: 952 22 309 Eksamensdato: 19. Mai 2014 Eksamenstid

Detaljer

Bussar. Tilgong til buss (Three state buffer) Synkron / Asynkron Serielle bussar Parallelle bussar Arbitrering: Kven kontrollerar bussen

Bussar. Tilgong til buss (Three state buffer) Synkron / Asynkron Serielle bussar Parallelle bussar Arbitrering: Kven kontrollerar bussen 1 Bussar Tilgong til buss (Three state buffer) Synkron / Asynkron Serielle bussar Parallelle bussar Arbitrering: Kven kontrollerar bussen 2 Buss tilkopling Bus Adr/data Bit 0 Adr/data Bit 1 Adr/data Bit

Detaljer

AVSLUTTENDE EKSAMEN I. TDT4160 Datamaskiner Grunnkurs. Torsdag 29. November 2007 Kl. 09.00 13.00

AVSLUTTENDE EKSAMEN I. TDT4160 Datamaskiner Grunnkurs. Torsdag 29. November 2007 Kl. 09.00 13.00 Side 1 av 11 NTNU Norges teknisk-naturvitenskapelige universitet BOKMÅL Fakultet for informasjonsteknologi, matematikk og elektroteknikk Institutt for datateknikk og informasjonsvitenskap AVSLUTTENDE EKSAMEN

Detaljer

AVSLUTTENDE EKSAMEN I. TDT4160 Datamaskiner Grunnkurs Løsningsforslag. Torsdag 29. November 2007 Kl. 09.00 13.00

AVSLUTTENDE EKSAMEN I. TDT4160 Datamaskiner Grunnkurs Løsningsforslag. Torsdag 29. November 2007 Kl. 09.00 13.00 Side 1 av 13 NTNU Norges teknisk-naturvitenskapelige universitet BOKMÅL Fakultet for informasjonsteknologi, matematikk og elektroteknikk Institutt for datateknikk og informasjonsvitenskap AVSLUTTENDE EKSAMEN

Detaljer

INF2270. Datamaskin Arkitektur

INF2270. Datamaskin Arkitektur INF2270 Datamaskin Arkitektur Hovedpunkter Von Neumann Arkitektur ALU Minne SRAM DRAM RAM Terminologi RAM Signaler Register Register overføringsspråk Von Neumann Arkitektur John von Neumann publiserte

Detaljer

INF2270. Datamaskin Arkitektur

INF2270. Datamaskin Arkitektur INF2270 Datamaskin Arkitektur Hovedpunkter Von Neumann Arkitektur ALU Minne SRAM DRAM RAM Terminologi RAM Signaler Register Register overføringsspråk Von Neumann Arkitektur John von Neumann publiserte

Detaljer

Kjenn din PC (Windows 7)

Kjenn din PC (Windows 7) Kjenn din PC (Windows 7) Datamskinen jeg bruker er en HP pavilion dv3-2080eo. Espen Rosenberg Hansen 1. Prosessor: Intel P7450. Dette er en prosessor med to kjerner og har en klokkehastighet på 2,13 GHz

Detaljer

P1 P2 P3 P1 P2 P3 P1 P2. OS gjør Contex Switch fra P1 til P2

P1 P2 P3 P1 P2 P3 P1 P2. OS gjør Contex Switch fra P1 til P2 i, intensive i og Når OS switcher fra prosess P1 til prosess P2 utføres en såkalt Contex (kontekst svitsj). 10 30 50 70 P1 P2 P3 P1 P2 P3 P1 P2 OS gjør Contex fra P1 til P2 tid/ms bruk Figure: Prosessene

Detaljer

Datamaskinens oppbygning

Datamaskinens oppbygning Datamaskinens oppbygning Håkon Tolsby 18.09.2014 Håkon Tolsby 1 Innhold Hovedenheten Hovedkort Prosessor CISC og RISC 18.09.2014 Håkon Tolsby 2 Datamaskinens bestanddeler Hovedenhet Skjerm Tastatur Mus

Detaljer

Datamaskinens oppbygning og virkemåte

Datamaskinens oppbygning og virkemåte Datamaskinens oppbygning og virkemåte Laboppgave Sasa Bakija, 08DAT Del 1: Setup BIOS 1. DELL Optiplex GX270 har en Intel Pentium 4 CPU med buss speed på 800 Mhz og klokkefrekvens på 2.80 Ghz. 2. Internminne

Detaljer

IT1101 Informatikk basisfag, dobbeltime 18/9. Kommunikasjon med perifere enheter. Kontrollere. Kontrollere (2) I/O-instruksjoner

IT1101 Informatikk basisfag, dobbeltime 18/9. Kommunikasjon med perifere enheter. Kontrollere. Kontrollere (2) I/O-instruksjoner IT1101 Informatikk basisfag, dobbeltime 18/9 I dag: Kommunikasjon med perifere enheter (på maskinspråknivå) Kommunikasjonsrater Kommunikasjonsfeil Feildetektering Feilkorrigering (Hammingdistanse) Operativsystemer

Detaljer

Clock speed 3.20GHz Bus Speed 800MHz L2 Cache 4MB 2 Cores Ikke Hyperthreading 64 BIT

Clock speed 3.20GHz Bus Speed 800MHz L2 Cache 4MB 2 Cores Ikke Hyperthreading 64 BIT 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Clock speed 3.20GHz Bus Speed 800MHz L2 Cache 4MB 2 Cores Ikke Hyperthreading 64 BIT 2. Hvor mye Internminne har den? 3. Hvor

Detaljer

Memory Access) Figure: DMA kommuniserer med disk-controlleren og sørger for at det OS ønsker blir kopiert mellom harddisken og internminnet.

Memory Access) Figure: DMA kommuniserer med disk-controlleren og sørger for at det OS ønsker blir kopiert mellom harddisken og internminnet. I 3 og CPU DMA Direct Memory Access RAM Harddisk Disk Cache Disk Controller System buss Figure: DMA kommuniserer med disk-controlleren og sørger for at det OS ønsker blir kopiert mellom harddisken og internminnet.

Detaljer

Internminnet. Håkon Tolsby Håkon Tolsby

Internminnet. Håkon Tolsby Håkon Tolsby Internminnet Håkon Tolsby 26.09.2017 Håkon Tolsby 1 Innhold: Internminnet RAM DRAM - SDRAM - DDR (2, 3, 4, 5) ROM Cache-minne 26.09.2017 Håkon Tolsby 2 Internminnet Minnebrikkene som finnes på hovedkortet.

Detaljer

IN1020. Datamaskinarkitektur

IN1020. Datamaskinarkitektur IN1020 Datamaskinarkitektur Hovedpunkter Von Neumann Arkitektur BUS Pipeline Hazarder Intel Core i7 Omid Mirmotahari 4 Von Neumann Arkitektur John von Neumann publiserte i 1945 en model for datamaskin

Detaljer

Vi anbefaler at du setter deg litt inn i maskinen på forhånd. Det er en DELL Optiplex 620.

Vi anbefaler at du setter deg litt inn i maskinen på forhånd. Det er en DELL Optiplex 620. Oppgave lab Vi anbefaler at du setter deg litt inn i maskinen på forhånd. Det er en DELL Optiplex 620. Søk etter denne maskinen på nettet. Alle oppgavene skal dokumenteres på din studieweb med tekst og

Detaljer

Cache (repetisjon) Cache (repetisjon) Cache (repetisjon) Dagens temaer. CPU Cache RAM. om cache-hukommelse (kapittel 6.5 i Computer Organisation

Cache (repetisjon) Cache (repetisjon) Cache (repetisjon) Dagens temaer. CPU Cache RAM. om cache-hukommelse (kapittel 6.5 i Computer Organisation Dagens temaer Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) bruksområder og oppbygging ROM bruksområder og oppbygging Hukommelsesbusser Typer, Typer, Cache (repetisjon)

Detaljer

Del 2. Bak skallet. Avsette minne til et spesifikt OS Teste harddisk under oppstart Sette opp system logger

Del 2. Bak skallet. Avsette minne til et spesifikt OS Teste harddisk under oppstart Sette opp system logger Del 1 Setup - BIOS Setup programmet brukes til å endre konfigurasjonen av BIOS og til å vise resultatene fra oppstartsprogrammet i BIOS. Vi kan bruke Setup programmet til å kontrollere at maskinen kan

Detaljer

bruksområder og oppbygging om cache-hukommelse (kapittel 6.5 i Computer Organisation Dagens temaer and Architecture ) ROM RAM

bruksområder og oppbygging om cache-hukommelse (kapittel 6.5 i Computer Organisation Dagens temaer and Architecture ) ROM RAM 1 Dagens temaer Mer om cache-hukommelse (kapittel 6.5 i Computer Organisation and Architecture ) RAM Typer, bruksområder og oppbygging ROM Typer, bruksområder og oppbygging 2 Cache (repetisjon) Formål:

Detaljer

kan adressere et større område som RAM enn det som faktisk er tilgjengelig. Siden data kan plasseres i RAM og/eller på harddisken brukes begrepet

kan adressere et større område som RAM enn det som faktisk er tilgjengelig. Siden data kan plasseres i RAM og/eller på harddisken brukes begrepet Dagens temaer Virtuell hukommelse (kapittel 9.9 i læreboken) Input-Output Virtuell hukommelse Ofte trenger et program/prosess mer RAM enn det som er tilgjengelig fysisk Et program deler RAM med andre programmer

Detaljer

En mengde andre typer som DVD, CD, FPGA, Flash, (E)PROM etc. (Kommer. Hukommelse finnes i mange varianter avhengig av hva de skal brukes til:

En mengde andre typer som DVD, CD, FPGA, Flash, (E)PROM etc. (Kommer. Hukommelse finnes i mange varianter avhengig av hva de skal brukes til: 2 Dagens temaer Dagens 4 Sekvensiell temaer hentes fra kapittel 3 i Computer Organisation and Architecture Design Flip-flop er av sekvensielle kretser Tellere Tilstandsdiagram og registre Sekvensiell Hvis

Detaljer

Dagens temaer. Kort repetisjon. Mer om cache (1) Mer om cache (2) Read hit. Read miss. Write hit. Hurtig minne. Cache

Dagens temaer. Kort repetisjon. Mer om cache (1) Mer om cache (2) Read hit. Read miss. Write hit. Hurtig minne. Cache Dagens temaer Dagens emner er hentet fra Englander kapittel side 338-35 (gammel utgave). Mer om design av cache. Kort repetisjon er en spesiell type rask hukommelse som inneholder et subsett av det som

Detaljer

Oppsummering digital-teknikk, teknikk, INF2270

Oppsummering digital-teknikk, teknikk, INF2270 Oppsummering digital-teknikk, teknikk, INF227 Grovt sett kan digital-teknikk-delen fordeles i tre: Boolsk algebra og digitale kretser Arkitektur (Von Neuman, etc.) Ytelse (Pipelineling, cache, hukommelse,

Detaljer

Internminnet. Håkon Tolsby. 22.09.2014 Håkon Tolsby

Internminnet. Håkon Tolsby. 22.09.2014 Håkon Tolsby Internminnet Håkon Tolsby 22.09.2014 Håkon Tolsby 1 Innhold: Internminnet RAM DRAM - SDRAM - DDR (2og3) ROM Cache-minne 22.09.2014 Håkon Tolsby 2 Internminnet Minnebrikkene som finnes på hovedkortet. Vi

Detaljer

IN1020. Minnehierarki

IN1020. Minnehierarki IN1020 Minnehierarki Hovedpunkter Bakgrunn Kort repetisjon Motivasjon Teknikker for hastighetsøkning Multiprosessor Økt klokkehastighet Raskere disker Økt hurtigminne Bruksområder Lagringskapasitet Aksesstider

Detaljer

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and

Dagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Dagens temaer! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture! Enkoder/demultiplekser (avslutte fra forrige gang)! Kort repetisjon 2-komplements form! Binær addisjon/subtraksjon!

Detaljer

Del 1 Setup - BIOS Oppgaver: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en.

Del 1 Setup - BIOS Oppgaver: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Laboppgaver, GrIT - gruppe 9. Del 1 Setup - BIOS Oppgaver: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Intel(R) Pentium(R) D CPU 3.00GHz Den har en dual core ( som betyr

Detaljer

Samtidige prosesser. Prosessor modus. Hvordan kan OS effektivt kontrollere brukerprosesser? Hvordan kan OS. kontrollere brukerprosesser?

Samtidige prosesser. Prosessor modus. Hvordan kan OS effektivt kontrollere brukerprosesser? Hvordan kan OS. kontrollere brukerprosesser? Samtidige To (tasks) må ikke ødelegge for hverandre: skrive til samme minne kapre for mye CPU-tid få systemet til å henge Beste løsning: All makt til OS = Preemptive multitasking Preemptive = rettighetsfordelende.

Detaljer

Forelesning 9. Registre, tellere og minne

Forelesning 9. Registre, tellere og minne Forelesning 9 Registre, tellere og minne Registre Tri-state output Shift registre Tellere Binær rippelteller Synkronteller Hovedpunkter registre og tellere 2 Register N bits register - parallellkobling

Detaljer

Forelesning 5. Diverse komponenter/større system

Forelesning 5. Diverse komponenter/større system Forelesning 5 Diverse komponenter/større system Hovedpunkter Komparator Dekoder/enkoder MUX/DEMUX Kombinert adder/subtraktor ALU En minimal RISC - CPU 2 Komparator Komparator sammenligner to 4 bits tall

Detaljer

Dagens temaer. temaer hentes fra kapittel 3 i Computer Organisation. av sekvensielle kretser. and Architecture. Tilstandsdiagram.

Dagens temaer. temaer hentes fra kapittel 3 i Computer Organisation. av sekvensielle kretser. and Architecture. Tilstandsdiagram. Dagens temaer 1 Dagens Sekvensiell temaer hentes fra kapittel 3 i Computer Organisation and Architecture logikk Flip-flop er Design av sekvensielle kretser Tilstandsdiagram Tellere og registre Sekvensiell

Detaljer

Dagens temaer. Dagens emner er hentet fra Englander kapittel 11 (side ) Repetisjon av viktige emner i CPU-design.

Dagens temaer. Dagens emner er hentet fra Englander kapittel 11 (side ) Repetisjon av viktige emner i CPU-design. Dagens temaer Dagens emner er hentet fra Englander kapittel 11 (side 327-344 ) Repetisjon av viktige emner i CPU-design. Flere teknikker for å øke hastigheten Cache 03.10.03 INF 103 1 Hvordan øke hastigheten

Detaljer

Fakultet for informasjonsteknologi, Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 %

Fakultet for informasjonsteknologi, Oppgave 1 Flervalgsspørsmål ( multiple choice ) 15 % Side 1 av 9 NTNU Norges teknisk-naturvitenskapelige universitet Fakultet for informasjonsteknologi, matematikk og elektroteknikk Institutt for datateknikk og informasjonsvitenskap Løsningsforslag til eksamen

Detaljer

INF2270 I/O. Omid Mirmotahari Omid Mirmotahari 1

INF2270 I/O. Omid Mirmotahari Omid Mirmotahari 1 INF2270 I/O Omid Mirmotahari 10.03.12 Omid Mirmotahari 1 Innhold Innledning 6l Input / Output Ulike typer I/O I/O internt i datamaskinen I/O mellom datamaskiner 10.03.12 Omid Mirmotahari 2 Input / Output

Detaljer

Eksamensoppgave i TDT4258 Energieffektive datamaskinsystemer

Eksamensoppgave i TDT4258 Energieffektive datamaskinsystemer Institutt for datateknikk og informasjonsvitenskap Eksamensoppgave i TDT4258 Energieffektive datamaskinsystemer Faglig kontakt under eksamen: Asbjørn Djupdal Tlf.: 909 39452 Eksamensdato: 29. mai 2013

Detaljer

Overordnet maskinarkitektur. Maskinarkitektur zoomet inn. I CPU: Kontrollenheten (CU) IT1101 Informatikk basisfag, dobbeltime 11/9

Overordnet maskinarkitektur. Maskinarkitektur zoomet inn. I CPU: Kontrollenheten (CU) IT1101 Informatikk basisfag, dobbeltime 11/9 IT1101 Informatikk basisfag, dobbeltime 11/9 Hittil: sett på representasjon av informasjon og manipulering av bits i kretser Idag: hever oss til nivået over og ser på hvordan program kjører i maskinen

Detaljer

I J. D: Lese/skrivelampe E: Spor: SMC, SM-RAM F: Spor: CF I, CF II, MD G: Spor: SD, Mini SD, MMC, RS-MMC

I J. D: Lese/skrivelampe E: Spor: SMC, SM-RAM F: Spor: CF I, CF II, MD G: Spor: SD, Mini SD, MMC, RS-MMC Produktinformasjon A B C D E F G H I J A: Hodetelefon/høyttalerplugg B: Mikrofonplugg C: Strømlampe D: Lese/skrivelampe E: Spor: SMC, SM-RAM F: Spor: CF I, CF II, MD G: Spor: SD, Mini SD, MMC, RS-MMC H:

Detaljer

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte

TDT4160 Datamaskiner Grunnkurs Gunnar Tufte 1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Kapittel 4: Microarchitecture level 3 Ny Arkitektur: IJVM 4 Instruksjonsett Stack basert 5 Mikroprogramm 0001010010000000000000111 001111000000010000001000

Detaljer

Dagens temaer. Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er

Dagens temaer. Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er Dagens temaer Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture Sekvensiell logikk Flip-flop er Design av sekvensielle kretser Tilstandsdiagram Tellere og registre INF2270 1/19

Detaljer

4/5 store parallelle maskiner /4 felles hukommelse in 147, våren 1999 parallelle datamaskiner 1. når tema pensum.

4/5 store parallelle maskiner /4 felles hukommelse in 147, våren 1999 parallelle datamaskiner 1. når tema pensum. Parallellitet når tema pensum 27/4 felles hukommelse 9.2 9.3 4/5 store parallelle maskiner 9.4 9.6 in 147, våren 1999 parallelle datamaskiner 1 Tema for denne forelesningen: kraftigere enn én prosessor

Detaljer

Scheduling og prosesshåndtering

Scheduling og prosesshåndtering Scheduling og prosesshåndtering Håndtering av prosesser i et OS OS må kontrollere og holde oversikt over alle prosessene som kjører på systemet samtidig Prosesshåndteringen må være: Korrekt Robust Feiltolerant

Detaljer

INF1400 Kap4rest Kombinatorisk Logikk

INF1400 Kap4rest Kombinatorisk Logikk INF4 Kap4rest Kombinatorisk Logikk Hovedpunkter Komparator Dekoder/enkoder MUX/DEMUX Kombinert adder/subtraktor ALU FIFO Stack En minimal RISC - CPU Komparator Komparator sammenligner to tall A og B 3

Detaljer

Introduksjon til kurset og dets innhold

Introduksjon til kurset og dets innhold til kurset og dets innhold Lars Vidar Magnusson September 4, 2011 Oversikt Forelesninger Kursets fagsider Øvingstimer Kunnskap Ferdigheter 1 Forelesninger Kursets fagsider Øvingstimer Kunnskap Ferdigheter

Detaljer

Innhold. Virtuelt minne. Paging i mer detalj. Felles rammeverk for hukommelseshierarki. 02.04.2001 Hukommelseshierarki-2 1

Innhold. Virtuelt minne. Paging i mer detalj. Felles rammeverk for hukommelseshierarki. 02.04.2001 Hukommelseshierarki-2 1 Innhold Virtuelt minne Paging i mer detalj Felles rammeverk for hukommelseshierarki 02.04.200 Hukommelseshierarki-2 Virtuelt minne Lagringskapasiteten i RAM må deles mellom flere ulike prosesser: ûoperativsystemet

Detaljer

Intel Core i7. Omid Mirmotahari 4

Intel Core i7. Omid Mirmotahari 4 INF2270 Pipeline Hovedpunkter Oppsummering av én-sykel implementasjon Forbedring av én-sykel designet Introduksjon til pipelining Oppbygning av datapath med pipelining Intel Core i7 Omid Mirmotahari 4

Detaljer

Kjenn din PC Marie Bjørn 2014

Kjenn din PC Marie Bjørn 2014 Kjenn din PC Marie Bjørn 2014 1.Hva slags prosessor har maskinen. Intel (R) Core (TM) i7-4500u CPU @ 1.80Ghz 2.40 GHz 2.Hvor mye minne har den. RAM: 8,00 GB (7,89 GB brukbar) 3.Prøv om du kan finne en

Detaljer

Laboppgave. Sondre Gulichsen, Li Lisan Linder. 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en.

Laboppgave. Sondre Gulichsen, Li Lisan Linder. 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Laboppgave Sondre Gulichsen, Li Lisan Linder 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Maskinen har en Intel(R) Pentium(R) D CPU 3,20GHz. Den har en Bus hastighet på 800MHz,

Detaljer

Bits&Bytes Om datamaskinens oppbygging og virkemåte. TOS - IKT Tirsdag 4. desember 2012 Seksjon for digital kompetanse

Bits&Bytes Om datamaskinens oppbygging og virkemåte. TOS - IKT Tirsdag 4. desember 2012 Seksjon for digital kompetanse Bits&Bytes Om datamaskinens oppbygging og virkemåte TOS - IKT Tirsdag 4. desember 2012 Seksjon for digital kompetanse Mål Ha kjennskap til sentrale tekniske begreper Sammenligne ulike datamaskiner kunnskap

Detaljer

Innhold. Innledning til Input/Output. Ulike typer Input/Output. Input/Output internt i datamaskinen. Input/Output mellom datamaskiner

Innhold. Innledning til Input/Output. Ulike typer Input/Output. Input/Output internt i datamaskinen. Input/Output mellom datamaskiner Innhold Innledning til Input/Output Ulike typer Input/Output Input/Output internt i datamaskinen Input/Output mellom datamaskiner 23.04.2001 Input/Output 1 Input/Output (I/O) En datamaskin kommuniserer

Detaljer

Forelesning 3.11. Hurtigbuffer Kap 4.5

Forelesning 3.11. Hurtigbuffer Kap 4.5 TDT4160 Datamaskiner Grunnkurs Forelesning 3.11 Hurtigbuffer Kap 4.5 Dagens tema Hurtigbuffer (4.5) Repetisjon: Hva, hvorfor og hvordan Avbildning Skriveoperasjoner Hurtigbuffer ( cache ): Hvorfor? Hurtigbuffer:

Detaljer

Eksterne enheter Brukerhåndbok

Eksterne enheter Brukerhåndbok Eksterne enheter Brukerhåndbok Copyright 2009 Hewlett-Packard Development Company, L.P. Informasjonen i dette dokumentet kan endres uten varsel. De eneste garantiene for HP-produktene og -tjenestene er

Detaljer

Hvorfor lære om maskinvaren*?

Hvorfor lære om maskinvaren*? Litt om maskinvare Hvorfor lære om maskinvaren*? Hovedoppgaven til et OS er å styre maskinvare Vi må ha grunnleggende kjennskap til maskinvarens oppbygging for å forstå hvordan OS fungerer Skal bare se

Detaljer

ytelsen til hukommelseshierarkier

ytelsen til hukommelseshierarkier Tema for denne forelesningen: virtuell hukommelse ytelsen til hukommelseshierarkier andre ting å cache e in 47, våren 999 hukommelseshierarki 2 Alle prosesser får et helt adresserom! stakk stakk stakk

Detaljer

hukommelse (kapittel 9.9 i læreboken) Dagens temaer Input-Output INF 1070

hukommelse (kapittel 9.9 i læreboken) Dagens temaer Input-Output INF 1070 1 Dagens temaer Virtuell hukommelse (kapittel 9.9 i læreboken) Input-Output Virtuell hukommelse 2 Ofte trenger et program/prosess mer RAM enn det som er tilgjengelig fysisk i maskinen Et program deler

Detaljer

INF1400 Kap 0 Digitalteknikk

INF1400 Kap 0 Digitalteknikk INF1400 Kap 0 Digitalteknikk Binære tall (ord): Digitale signaler: Hva betyr digital? Tall som kun er representert ved symbolene 0 og 1 (bit s). Nøyaktighet gitt av antall bit. (avrundingsfeil) Sekvenser

Detaljer

2. Hvor mye Internminne har den? Svar: 2GB

2. Hvor mye Internminne har den? Svar: 2GB Del 1 Setup - BIOS I setup skal dere finne ut: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Intel Pentium D Processor clock speed: 3GHz Processor bus speed: 800 MHz Processor

Detaljer

Innhold. Oversikt over hukommelseshierakiet. Ulike typer minne. Innledning til cache. Konstruksjon av cache. 26.03.2001 Hukommelseshierarki-1 1

Innhold. Oversikt over hukommelseshierakiet. Ulike typer minne. Innledning til cache. Konstruksjon av cache. 26.03.2001 Hukommelseshierarki-1 1 Innhold Oversikt over hukommelseshierakiet Ulike typer minne Innledning til cache Konstruksjon av cache 26.03.2001 Hukommelseshierarki-1 1 Hukommelseshierarki Ønsker ubegrenset mye minne som er like raskt

Detaljer

INF3430. Funksjoner og prosedyrer Standardbiblioteker Komplekse sekvensielle systemer

INF3430. Funksjoner og prosedyrer Standardbiblioteker Komplekse sekvensielle systemer INF3430 Funksjoner og prosedyrer Standardbiblioteker Komplekse sekvensielle systemer Innhold Funksjoner og operatorer Prosedyrer Begrepet overload Biblioteker Package/package body Standard biblioteker

Detaljer

Marine Propulsion Control Systems 9000 Series Processor Feilsøking

Marine Propulsion Control Systems 9000 Series Processor Feilsøking Marine Propulsion Control Systems 9000 Series Processor Feilsøking System Components Sections B1-2 & B3 Processor(er) Kontroll Spak(er) Push-Pull kabler Elektriske kabler og kontakter Spenning De sju spørsmålene

Detaljer

Setup programmet brukes til å endre konfigurasjonen av BIOS og til å vise resultatene fra

Setup programmet brukes til å endre konfigurasjonen av BIOS og til å vise resultatene fra Laboppgave Del 1 Setup - BIOS Setup programmet brukes til å endre konfigurasjonen av BIOS og til å vise resultatene fra oppstartsprogrammet i BIOS. Vi kan bruke Setup programmet til å kontrollere at maskinen

Detaljer

Martin Olsen, Lars- Petter Ahlsen og Jon- Håkon Rabben

Martin Olsen, Lars- Petter Ahlsen og Jon- Håkon Rabben Martin Olsen, Lars- Petter Ahlsen og Jon- Håkon Rabben Oppgave lab Del 1 Setup - BIOS 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Intel(R) Pentium(R) D CPU 3.00 GHz 800MHz

Detaljer

ITPE/DATS 2400: Datamaskinarkitektur og Nettverk

ITPE/DATS 2400: Datamaskinarkitektur og Nettverk ITPE/DATS 2400: Datamaskinarkitektur og Nettverk Forelesning Knut Nygaard / T. M. Jonassen Institute of Computer Science Faculty of Technology, Art and Design Oslo and Akershus University College of Applied

Detaljer

Maskinvaredelen av INF 103: oversikt og innhold (1)

Maskinvaredelen av INF 103: oversikt og innhold (1) Maskinvaredelen av INF 3: oversikt og innhold () Boolsk algebra: Regning med og, og AND, OR og NOT Analyse og design av logiske kretser: AND, OR og NOT som byggeblokker Hukommelse og sekvensiell logikk:

Detaljer

En harddisk består av et lite antall plater av et magnetisk materiale.

En harddisk består av et lite antall plater av et magnetisk materiale. , Master En består av et lite antall plater av et magnetisk materiale. Overflaten av en plate på innsiden av en. Lesehodet flyttet posisjon mens bildet ble tatt og kan derfor sees i to posisjoner. , Master

Detaljer

Eksterne enheter. Brukerhåndbok

Eksterne enheter. Brukerhåndbok Eksterne enheter Brukerhåndbok Copyright 2007 Hewlett-Packard Development Company, L.P. Windows er et registrerte varemerke for Microsoft Corporation i USA. Informasjonen i dette dokumentet kan endres

Detaljer

Institiutt for informatikk og e-læring, NTNU CPUens deler og virkemåte Geir Ove Rosvold 4. januar 2016 Opphavsrett: Forfatter og Stiftelsen TISIP

Institiutt for informatikk og e-læring, NTNU CPUens deler og virkemåte Geir Ove Rosvold 4. januar 2016 Opphavsrett: Forfatter og Stiftelsen TISIP 4. januar 26 Opphavsrett: Forfatter og Stiftelsen TISIP Resymé: Denne leksjonen beskriver. Vi ser at en instruksjon utføres ved at den brytes ned til mindre og enkle handlinger; såkalte mikrooperasjoner.

Detaljer

dynamiske data dynamiske data statiske data program dynamiske data statiske data reservert program dynamiske data statiske data reservert program

dynamiske data dynamiske data statiske data program dynamiske data statiske data reservert program dynamiske data statiske data reservert program Alle prosesser får et helt adresserom! antall prosesser varierer hele tiden! in 47, våren 997 hukommelseshierarki 2 Mange prosessers og ett fysiske adresserom? Jo, bruk den fysiske hukommelsen som en cache

Detaljer

Generell informasjon

Generell informasjon Introduksjon Oppgave Tittel Oppgavetype Generell informasjon Dokument 1.1 Kompendiet Langsvar Arkitektur Oppgave Tittel Oppgavetype 2.1 Pipeline Flervalg (flere svar) 2.2 Boolsk Algebra Flervalg (flere

Detaljer

Dagens temaer. Praktisk anvendelse: Satellittkommunikasjon. eksempler på bruk av assembler/c/arkitektur teknikker for å øke hastigheten

Dagens temaer. Praktisk anvendelse: Satellittkommunikasjon. eksempler på bruk av assembler/c/arkitektur teknikker for å øke hastigheten Dagens temaer Praktisk anvendelse: Satellittkommunikasjon! Praktiske! Flere! Cachehukommelse eksempler på bruk av assembler/c/arkitektur teknikker for å øke hastigheten del (fra kapittel 6.5 i Computer

Detaljer

Fetch Datamaskinen henter en instruksjon i form av et tall eller en rekke tall fra programminne.

Fetch Datamaskinen henter en instruksjon i form av et tall eller en rekke tall fra programminne. DEL 1 - SETUP BIOS Oppgave 1 Maskinen har intel Core 2 Duo E6400. Fetch Datamaskinen henter en instruksjon i form av et tall eller en rekke tall fra programminne. Decode Når datamaskinen dekoder koden

Detaljer

Fjernstyringsenhet VRT012

Fjernstyringsenhet VRT012 Fjernstyringsenhet VRT012 Brukerveiledning V 0.1 Takk for at du kjøpte produktet vårt! Vi håper denne brukervennlige styreenheten kan hjelpe deg til å realisere dine ideer og gjøre livet enklere for brukeren.

Detaljer

Dagens temaer. Sekvensiell logikk: Kretser med minne. D-flipflop: Forbedring av RS-latch

Dagens temaer. Sekvensiell logikk: Kretser med minne. D-flipflop: Forbedring av RS-latch Dagens temaer Sekvensiell logikk: Kretser med minne RS-latch: Enkleste minnekrets D-flipflop: Forbedring av RS-latch Presentasjon av obligatorisk oppgave (se også oppgaveteksten på hjemmesiden). 9.9.3

Detaljer

VH Service Software. Dette dokumentet forteller deg i korte trekk hvilke funksjoner denne programvaren har, basert på følgende menyvalg:

VH Service Software. Dette dokumentet forteller deg i korte trekk hvilke funksjoner denne programvaren har, basert på følgende menyvalg: VH Service Software Dette dokumentet forteller deg i korte trekk hvilke funksjoner denne programvaren har, basert på følgende menyvalg: File Settings Test Alarm Help Dette er startsiden i denne service

Detaljer

Dagens tema. Dagens tema hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er. Tellere og registre

Dagens tema. Dagens tema hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er. Tellere og registre Dagens tema Dagens tema hentes fra kapittel 3 i Computer Organisation and Architecture Sekvensiell logikk Flip-flop er Tellere og registre Design av sekvensielle kretser (Tilstandsdiagram) 1/19 Sekvensiell

Detaljer