Låsekretser (latch er) SR latch bygget med NOR S R latch bygget med NAND D latch. Master-slave D flip-flop JK flip-flop T flip-flop

Transkript

1 Hovedunkter Kaittel 5 ekvensiell logikk Låsekretser (latch er) R latch bygget med NOR R latch bygget med NAN latch Fli-Flos Master-slave fli-flo JK fli-flo flo T fli-flo 2 Kombinatorisk logikk efinisjoner Utgangsverdiene er entydig gitt av nåværende kombinasjon av inngangsverdier ekvensiell logikk ekvensiell krets - generell oversikt ekvensiell logikk Inneholder hukommelse (låsekretser) Utgangsverdiene er gitt av nåværende kombinasjon av inngangsverdier, samt sekvensen (tidligere inngangs-/utgangsverdier) 3 4

2 Eksemel - låsekrets Praktiske eksemler Et eksemel basert å et vanlig behov innen digital design: Ønsker å ha en to-inuts krets med følgende egenskaer: ) Kretsen skal sette utgangen til hvis den får å inngang. Når inngang går tilbake til skal utgangen forbli å 2) Kretsen skal resette utgangen til hvis den får å inngang R. Når inngang R går tilbake til skal utgangen forbli å R Logikk som behandler signaler fra fysiske sensorer: Varmefølende ersondetektor IR-lys IR sensor / Reset R Låse krets / 24V relé Alarm sirene Når IR-lyset varierer mottar logikken et ras av kortvarige er ulser (μsek). Logikken skal sette sirenen ermanent å å første mottatte uls 5 6 Praktiske eksemler Praktiske eksemler Laserbasert tyveridetektor Laser Lysbrudd / Lys Låse / 24V Alarm sensor Reset relé sirene R krets Når laserlyset blir brutt mottar logikken en eller flere er ulser. Logikken skal sette sirenen ermanent å første mottatte uls Touch-bryter R Låse krets / 24V relé 24V aarat CMO logikk har meget høy inngangsmotstand. g Løse innganger reagerer derfor å statiske senninger. Når man berører en løs inngang mottar inngangen et ras av senningsulser i mellom ca. 6.6 til +55V +5.5V. ette kan brukes til å lage en touch-bryter. 7 8

3 Praktiske eksemler R Latch - funksjonell beskrivelse Kontaktrelling fra mekanisk bryter: Mekaniske brytere gir ikke rene logiske nivå ut i overgangsfasen. like signal må ofte renses ved bruk av låsekretser. Tyisk senningsforlø ) Kretsen skal sette til hvis den får å inngang. Når inngang går tilbake til skal forbli å 2) Kretsen skal resette til når den får å inngang R. Når inngang R går tilbake til skal forbli å 3) Tilstanden å både og R brukes normalt ikke R R R låst 9 R Latch - funksjonell beskrivelse R Latch - funksjonell beskrivelse R latch en sekvensiell krets R R låst R (set) R (reset) enning R R R låst Tid 2

4 R Latch laget ved NOR R - analyse R R Tilstand, R: En NOR ort med fast inn å en av inngangene er ekvivalent med NOT R R R R *ignalet er ikke invertert av for tilstand, R er bort i fra tilstand og R 3 4 R - analyse Tilstand, R: En NOR ort med fast inn å en av inngangene er ekvivalent med NOT R R R R låst To inverter i ring: stabil låsekrets. Utgangsverdien holdes låst R - analyse Tilstand, R: En NOR ort med fast inn å en av inngangene gir alltid ut R R R låst R 5 6

5 R - analyse Tilstand, R: En NOR ort med fast inn å en av inngangene gir alltid ut R - analyse Tilstand, R: En NOR ort med fast inn å en av inngangene gir alltid ut R R R låst R R R R låst R I denne tilstanden er utgang ikke den inverterte av. enne tilstanden brukes normalt ikke 7 8 R Latch R Latch laget ved NAN R latch lik funksjon som R latch, men reagerer å inn (negativ logikk). Kretsen kan analyseres å samme måte som for R latch (set) R R (reset) enning Tid R låst R Tilstanden, R brukes normalt ikke R R R uforandret r 9 2

6 ynkron logikk I større digitale system har man behov for å synkronisere dataflyten. Til dette bruker vi et globalt klokkesignal. Alle store digitale systemer i dag er synkrone. Eksemel: Pentium4 Uten global synkronisering ville vi hatt totalt kaos L Latch ataflyten gjennom en latch kontrolleres av et klokkesignal latch: ) lier gjennom et digitalt signal så lenge klokkeinngangen kk er (transarent) 2) I det øyeblikk klokkeinngangen går fra til låser utgangen seg å sin nåværende verdi. Forandringer å inngangen vil ikke åvirke utgangsverdien g så lenge klokkesignalet er 2 22 Latch Latch - imlementasjon : kretsen slier gjennom signalet : kretsen holder (låser) utgangssignalet Imlementasjon ved NAN orter Logisk verdi å i det øyeblikk går i fra til bestemmer verdien som holdes å 23 24

7 Latch - analyse Latch - analyse Analyserer virkemåten for 2 tilstander: Tilstand : NAN med fast å en inngang er ekvivalent med NOT Tilstand : R R ette er en R latch med inverterte innganger R Tilstand R ostår aldri, og kretsen er ekvilalent med en R eller R latch Latch - analyse Latch - analyse Analyserer virkemåten for siste tilstand: Tilstand : R og R vil alltid være forskjellige R R uforandret Tilstand 2: NAN med å en inngang gir alltid ut NAN med å en inngang er ekvivalent med NOT. Får stabil låsekrets. Utgang holdes Fra sannhetstabellen ser vi at, kretsen slier signal rett gjennom (transarent) 27 28

8 Fli-Flo er Fli-Flo 29 Fli-Flo er kommer i to varianter: Positiv flanketrigget Negativ flanketrigget På en ositiv flanketrigget Fli-Flo kan utgangen g kun skifte verdi i det øyeblikk klokkesignalet går fra til. På en negativ flanketrigget ti t Fli-Flo kan utgangen kun skifte verdi i det øyeblikk klokkesignalet går fra til. Hakk, indikerer flanketrigget 3 En latch er transarent for En ositiv flanketrigget fli-floflo samler verdien å i det øyeblikk går fra til (ositiv flanke). enne verdien holdes fast å utgangen helt til neste ositive flanke Karakteristisk tabell/ligning g Fli-Flo For fli-flo er kan man generelt beskrive neste utgangsverdi (t+) som funksjon av nåværende inngangsverdi(er), og nåværende utgangsverdi (t) En ositiv flanketrigget fli-flo kan lages av to latcher (Master-lave) Master lave Karakteristisk tabell for fli-flo (t+) Karakteristisk ligning for fli-flo (t+) Under er første latch (master) transarent Under er siste it latch (slave) transarentt 3 32

9 F Fli-Flo, F, komakt versjon Fli-Flo, raktisk eksemel En rieladder vil i et kort tidsrom gi gal sum ut. tyring av signalflyt med fli-flos flos kamuflerer dette A B 3 A 3 2 B A 2 B A B FF FF FF FF FF FF FF FF C 4 Fulladder C 3 C 2 Fulladder Fulladder Halvadder C FF FF FF FF FF C På ositiv flanke kommer nye data inn til adderen. I samme øyeblikk leses forrige (stabiliserte) sum ut. Fli-Flo Flo, raktisk eksemel eriell adder JK Fli-Flo F Kretsobygging g Grafisk symbol Fulladder 35 36

10 JK Fli-Flo F T Fli-Flo F 37 En JK fli-flo har følgende egenskaer J, K: Utgang låst J, K: Resetter utgang til J, K: etter utgang til J, K: Inverterer utgang J K (t+) Utgangen kan kun forandre verdi å (t) stigende klokkeflankekk k En JK fli-flo f er den mest generelle (t) () fli-floen vi har (t+) J (t) + K (t) 38 Kretsobygging Grafisk symbol T Fli-Flo F Osummering Låsekretser (latch er) En T fli-flo har følgende egenskaer T, Utgang låst T, Inverterer utgang Utgangen kan kun forandre verdi å stigende klokkeflanke et er lett å lage tellere av T fli-flo er T (t+) (t) (t) R latch bygget med NOR R latch bygget med NAN latch Fli-Flos Master-lave fli-flo JK fli-flo T fli-flo (t+) T (t) 39 4