Obligatorisk oppgave 4 i INF4400 for Jan Erik Ramstad
|
|
- Endre Våge
- 7 år siden
- Visninger:
Transkript
1 Obligatoris oppgave i INF for Jan Eri Ramstad Jan Eri Ramstad Institutt for Informati Universitetet i Oslo janera@fys.uio.no. Mars6 6. april Bagrunn Worst case transient simulering NAND port Oppgave I består av å simulere en to inngangs NOR og NAND port med inverter med last i Cadence. Transientanalyse sal utføres og det sal estimeres falltid, stigetid og tidsforsinelse til de forsjellige portene. Det er interessant å se på worst case tilfellene i disse retsene. I oppgave II sal en ringoscillator lages og arateriseres. Oppgave III består av å onstruere en inverter med utlegg, simulere den og sammenligne med sjemati. Oppgave IV er en videreføring av dette der enhetsinvertere benyttes til å lage ringoscillator i utleggsformat. Referanse [] besriver transient simulering, samt at denne rapporten vil basere seg på tidligere srevne rapporter og teori i fra faget INF[]..... Oppgave I. En NAND og NOR port rets ble laget der L n = L p =.µ m. Begge portene ble oblet til en enhetsinverter last der L n =.µ m og Wp = µ m. Dette er egentlig en lett last, men vil forbedre bootstrapping effeten. Hvis lasten hadde vært betydelig større ville tidsforsinelsen blitt raftig redusert. Transistorene til portene må dimensjoneres sli at stige og fall tid blir lie. Legg mere til at µ n = µ p utregnet i fra parametere gitt fra AMSµ m prosessen [] x Figur : Transientanalyse av NAND port A. NAND B tcd( ) tcd( ) Tabell : Tidsforsinelser for forsjellige transisjoner, W p = 8µ m For å dimensjonere NAND porten orret må vi sørge for at effetiv motstand i nedtre er li effetiv motstand i opptre. En NAND port for µ n = µ p har vi: Nedtre: + ) R () Kombinerer vi formel og får vi at =. Det betyr at Wn =.µ m og Wp = µ m. Transientsimuleringer av de nevnte transistordimensjonene er vist i tabell og figur. Stigende og synene loeflane er best matchet når B= og A går fra til. For den nevnte ombinasjonen finner vi dessverre også worst case når det gjelder contamination delay der t cd( ) = 9ps. Når B= og A endres er forsinelsene omtrentlig lie. Gjennomsnittet av forsinelsene er også størst (8ps). Dette betyr at vi har to tilfeller av worst case tidsforsinelser. Opptre: Ropptre Nedtre: Rnedtre = ( R = =R Rnedtre = ( + ) R Finner ved bru av R opptre og R nedtre. Regner vi ut dette er =. Samme type utregning som dette an benyttes for å finne ut hva sal være for µn = µ p : Opptre: Ropptre = R ()
2 Type tidsforsinelse Stigetid Falltid tcd ( ) tcd ( ) Worst case transient simulering NOR port.. Tabell : Tisdforsinelser for en enhetsinverter Forsinelse i ps Transientanalyse av ringoscillator med 7 enhetsinvertere x Figur : Transientanalyse av NOR port. Wp [µ ] i ps i ps Tabell : Tidsforsinelser for forsjellige pmos bredder, NOR... x Figur : Transientanalyse av ringoscillator port Oppgave II Ringoscillatoren an realiseres ved å brue 7 enhetsinvertere der den siste inverteren biter den første inverteren i halen. For å starte ringoscillatoren er vi nødt til å ic starte den. Det enleste er å benytte NAND porten i fra oppgave I, der inngang A går fra til mens inngang B= til enhver tid. På denne måten så vil ringoscillatoren starte, og deretter utvile seg selv naturlig ettersom nivået ut i fra ringoscillatoren vil dominere og utgang fra NAND port vil begynne å flyte (og følge ringoscillatoren). Tabell viser tidsforsinelsene til en enhetsinverter:. NOR Som med NAND an vi for NOR finne ut hva sal være ved bru av Ropptre og R nedtre: Opptre: Ropptre = ( + ) R () Nedtre: Rnedtre = R () Kretsen ble simulert med 7 enhetsinvertere der L n = L p =.µ, Wn = µ og Wp = µ. Ringoscillator fi da en frevens på.78ghz. Transientanalysen er vist i figur. Legg mere til at signalet må stabilisere seg før det får sin naturlige frevens. For sjee dette resultatet an vi regne ut den teoretise frevensen med følgende formel: Kombinerer vi disse formlene får vi at = 6. Det betyr at Wn = µ m og Wp = 6µ m. Tabell viser at teori ie er helt i samsvar med prasis. Det viser seg at optimal bredde er ca 8µ m. For tilfellet B = og A = får vi en t cd ( ) på 9ps, samt en tidsforsinelse på 89ps for fallende flane. Dette tilfellet er da worst case scenario for denne NOR porten når transistordimensjonene sal være optimalt dimensjonert. A B tcd( ) f = Nt pd () Hvis vi setter inn for N = 7 og t pd = 6ps så får vi.76ghz, noe som ie er så alt for langt unna utregnet verdi. Egentlig sal formelen t pd = ( gh + p)t = t benyttes, der t = RC. Siden RC er litt vanselig å regne ut så ble den største tidsforsinelsen i tabell brut for å regne ut frevensen. tcd( ) For å endre frevensen er vi nødt til å endre på dimensjonene til inverteren for å få en mindre tidsforsinelse. Jo mindre propageringsdelay en inverter med fanout ( st enhetsinverter last), jo høyere frevens vil vi oppnå. For å teste dette ble en parametric study utført der bredden på pmos transistoren i Tabell : Tidsforsinelser for forsjellige transisjoner, W p = 8µ m
3 Bredde i µ m enhetsinverteren hadde verdier fra til µ m. Resultatet i tabell berefter at µ m er en bredde som vil gi best frevens. Dette er fordi da er stige og fall tidsforsinelse mest li hverandre. Det er lie lett å dra inverteren lav som tung, og ringoscillatoren sin propageringsdelay vil medføre at sinusbølgen som genereres er omtrent lie ofte høy som den er lav. Figur viser, og 9 µ m pmos bredder i inverterene. Den grønne urven er µ m som har en høyere frevens enn de to andre. Ut i fra grafen an det også sees at ringoscillatoren må stabilisere seg i starten. Enhetsinverteren an matche stige og fall tid ved å dimensjonere bredden bitte litt større enn µ m, men den har blitt satt til µ for å få en verdi som er lettere å implementere i layout. En bedre matching her ville øt frevensen til ringoscillatoren litt. Et annet alternativ for å endre frevensen til ringoscillatoren er å endre på verdien til Vdd. Hvis Vdd justeres an vi endre frevensen pga et raftigere eletris felt over gaten til transistorene. En øning i Vdd med enhetsinvertere førte til en øning i frevens fra.7ghz til.ghz. En VCO (Voltage Controlled Oscillator) realiseres ved å innføre et spenningsregulert delay ledd der frevensen an justeres. Legg mere til at figur ie går helt lav. Dette syldes NAND porten som starter det hele fordi NAND porten vil hele tiden være på og prøve å gi ut. Dette gjør at det vil fremdeles være litt lettere å tree høy enn lav, og signalet går ie helt mot. En alternativ løsning med en startverdi som ie påvirer retsen i etterant ville løst dette problemet. Frevens i GHz Tabell : Forsjellig frevenser for forsjellige pmos bredder Transientanalyse av ringoscillator med forsjellige pmos bredder. Wp=µm Wp=µm Wp=9µm Figur : Ringoscillator med forsjellige bredder x
4 Simulering Layout Sjemati 9 7 tcd( ) tcd( ) DC arateristi for layout inverter. n (layout) Tabell 6: Tidsforsinelser for forsjellige inverter med layout og sjemati. Transientanalyse av inverter med layout config Layout DC punt=.66v x Figur : Transientanalyse av inverter basert på layout utlegg. Figur 6: DC arateristi av inverter fra layout Oppgave III Simuleringer er gjort med ns loeperiode, ingen last på utgang. Inverteren ble onstruert ut i fra transistor byggebloer i sjemati. Inverteren er en enhetsinverter med L n = L p =.µ, Wn = µ og Wp = µ. Figur 7 viser resultatet av utlegget i Cadence. Tabell 6 viser resultater av en transientanalyse av henholdsvis layout og sjemati for inverteren. Det viser set at simulering av utlegg medfører noen estra parasittise ondensatorer som øer tidsforsinelsene litt. Gjennomsnittlig øte forsinelsene med ps. Tidsforsinelsene er beregnet ut i fra en transientanalyse av henholdsvis sjemati og layout som vist i figur. Inngangsterselen til inverteren er gitt ved v = n =. I dette tilfellet er v = Vdd. Ut i fra figur 6 ser vi at inngangsterselen for layout simulering er på.66v istedet for.6v. Dette syldes estra parasitter som estraheres fra utlegget. Disse estra parasittene fører til at nedtre er litt sterere enn opptreet. Figur 7: Utlegg av inverter
5 Type simulering Utlegg Sjemati Sjematiw dobbel W Frevens i GHz Tabell 7: Forsjellig frevenser for forsjellige pmos bredder Transient for ringoscillator av utlegg. (utlegg) x Figur 9: Transientsimulering av ringoscillator fra utlegg Referanser Figur 8: Utlegg av ringoscillatoren [] Jan Eri Ramstad: Oblig, INF [] Jan Eri Ramstad: Oblig, INF [] Jan Eri Ramstad: Oblig, INF [] Yngvar Berg: Del, INF [] AMSCAD prosessparametere, parameters met.pdf Oppgave IV Innhold Denne oppgaven bestod av å benytte inverteren i utlegg laget i oppgave III til å lage en ringoscillator. Enhetsinvertere ble benyttet og samme prosedyre som oppgave III ble benyttet for å lage inverterene. I tillegg ble en NAND port brut for å starte retsen. Tabell 7 viser resultatet av simuleringen. Forsjellen mellom utlegg og sjemati viser seg å være betydelig. Hele 8 MHz forsjell der utlegg inluderer parasitter i transistorer og ledningsbaner. Figur 9 viser ringoscillator frevens i en transientsimulering. Hvis vi sammenligner med figur på side an vi tydelig se forsjell. Figur har en topp som starter rett etter ns og neste topp møtes rett før ns. Figur 9 har en topp som starter ved ca.ns og neste topp ommer ie før ved ca.6ns, det er hele.ns mellom toppene. For sjemati ringoscillator er perioden mellom toppene på under nanoseundet. Forsjellen er altså veldig stor når det gjelder sjemati og utlegg. Hvis vi øer bredden på både nmos og pmos transistorene i enhetsinverteren (som det er 7 sty av i ringoscillator) så vil frevensen øe. Dette er testet ut i sjemati og vist i tabell 7. Figur 8 viser hvordan hele utlegget ser ut, inlusiv NAND porten som starter retsen. Bagrunn Oppgave I. NAND NOR Oppgave II Oppgave III Oppgave IV
Oppgave 1 INF3400. Løsning: 1a Gitt funksjonen Y = (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen.
Eksamen Vår 2006 INF400 INF400 Eksamen vår 2006 0.06. /9 Oppgave a Gitt funksjonen Y (A (B + C) (D + E + F)). Tegn et transistorskjema (skjematikk) i komplementær CMOS for funksjonen. INF400 Eksamen vår
DetaljerUNIVERSITETET I OSLO
UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: INF400 igital mikroelektronikk ksamensdag: 11. juni 2008 Tid for eksamen: Oppgavesettet er på 5 sider. Vedlegg: Ingen Tillatte hjelpemidler:
DetaljerTips og triks til INF3400
Tips og triks til INF3400 Joakim S. Hovlandsvåg 11. desember 2008 1 Opp- og nedtrekk - kap1 Ved inverterte formlar gjeld følgande: i nedtrekk blir ei seriekobling, opptrekk får parallellkobling
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i: INF3400 Digital mikroelektronikk Eksamensdag: 10. juni 2011 Tid for eksamen: 9.00 13.00 Oppgavesettet er på 5 sider. Vedlegg:
DetaljerDel 5: Statisk digital CMOS
Del 5: Statisk digital CMOS NGVR ERG I. Innhold Modeller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell gjennomgått.
DetaljerMO deller for tidsforsinkelse i logiske porter blir gjennomgått.
Del 5: Statisk digital CMOS NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell
DetaljerUNIVERSITETET I OSLO
UIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: Oppgavesettet er på 7 sider. Vedlegg: Tillatte hjelpemidler: Løsningsforslag Digital mikroelektronikk Ingen Alle trykte
DetaljerDel 6: Tidsforsinkelse i logiske kjeder
el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold Tidsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære
DetaljerTI dsforsinkelse i kjeder med logiske porter. Beregning av
el 6: Tidsforsinkelse i logiske kjeder NGVR ERG I. Innhold TI dsforsinkelse i kjeder med logiske porter. eregning av optimalt antall porter i en kjede. Logisk effort, og tidsforsinkelse i komplementære
DetaljerLab 1 i INF3410. Prelab: Gruppe 5
Lab 1 i INF3410 Prelab: a) EKV modellen ble modellert i Matlab, der EKV.m er brukes til å lage en funksjon av drainsource strømmen. Reverse bias strøm trekkes i fra forward bias strøm, noe som danner grunnlaget
DetaljerObligatorisk oppgave 2 i INF4400 for Jan Erik Ramstad
Obligatorisk oppgave i INF44 for Jan Erik Ramstad Jan Erik Ramstad Institutt for Informatikk Universitetet i Oslo janera@fys.uio.no 5. februar 6.5 DC karakteristikk for en inverter.5 Vut (V).5 4 Bakgrunn
DetaljerUNIVERSITETET I OSLO
UNIVRSITTT I OSLO et matematisk-naturvitenskapelige fakultet ksamen i: IN3400 igital mikroelektronikk ksamensdag: 1. juni 013 Tid for eksamen: 09.00 13.00 Oppgavesettet er på 6 sider. Vedlegg: Ingen Tillatte
DetaljerPENSUM INF spring 2013
PENSUM INF3400 - spring 2013 Contents 1 Kjede med porter 2 1.1 Logisk effort for portene....................................... 2 1.2 Kritisk signalvei........................................... 2 1.3
DetaljerForelesning 8. CMOS teknologi
Forelesning 8 CMOS teknologi Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS eksempler - Inverter - NAND / NOR - Fulladder Designeksempler (Cadence) 2 Halvledere (semiconductors) 3 I vanlig
DetaljerMO deller for tidsforsinkelse i logiske porter blir gjennomgått.
Del 5: Statisk digital CMOS 1 NGVR ERG I. Innhold MO deller for tidsforsinkelse i logiske porter blir gjennomgått. I tillegg til enkel lineær model for tidsforsinkelse blir Elmore tidsforsinkelsesmodell
DetaljerRekursjon og induksjon. MAT1030 Diskret matematikk. Induksjonsbevis. Induksjonsbevis. Eksempel (Fortsatt) Eksempel
Reursjon og indusjon MAT1030 Disret matemati Forelesning 15: Indusjon og reursjon, reurenslininger Dag Normann Matematis Institutt, Universitetet i Oslo 3 mars 008 Onsdag ga vi endel esempler på reursive
DetaljerProsjektrapport. INF Prosjekter i analog/mixed-signal CMOS konstruksjon. Henrik Hagen og Mats Risopatron Knutsen
Prosjektrapport INF4420 - Prosjekter i analog/mixed-signal CMOS konstruksjon Henrik Hagen og Mats Risopatron Knutsen 11.05.2009 Sammendrag Prosjektet omhandler reduksjon av offset spenning til en OTA.
DetaljerMAT1030 Forelesning 16
MAT1030 Forelesning 16 Reursjon og indusjon Roger Antonsen - 17 mars 009 (Sist oppdatert: 009-03-17 11:4 Forelesning 16 Reursjon og indusjon Forrige gang ga vi endel esempler på reursive definisjoner og
Detaljer1. Åpen sløyfefunksjon når den langsomme digitale regulatoren er en P-regulator.
D:\Per\Fag\Styresys\SANNOV\11LØSØV5.wd Fag SO507E Styresystemer Løsning heimeøving 5 Sanntid HIST-AFT Mars2011 PHv Utleveres: Ogave 1 A) Analogisering og frevensanalyse. 1. Åen sløyfefunsjon når den langsomme
DetaljerEKSAMEN. Ta med utregninger i besvarelsen for å vise hvordan du har kommet fram til svaret.
EKSAMEN Emneode: ID30005 Emne: Industriell I Dato: 5.2.204 Esamenstid: l. 0900 til l. 300 Hjelpemidler: re A4-ar (ses sider) med egne notater. "ie-ommuniserende" alulator. Faglærer: Robert Roppestad Esamensoppgaven:
Detaljer3 Sannsynlighet, Quiz
3 Sannsynlighet, Quiz Innhold 3.1 Begreper i sannsynlighetsregning... 1 3.2 Addisjon av sannsynligheter... 3.3 Produtsetningen for sannsynlighet... 11 3. Binomis sannsynlighet... 17 3.1 Begreper i sannsynlighetsregning
DetaljerDel 9: Dynamisk CMOS
Del 9: Dynamisk CMOS NGVR ERG I. Innhold Dynamiske retser blir gjennomgått. Problemer med dynamiske kretser diskuteres. Domino logikk og dual-rail domino logikk blir presentert. Problemer med ladningsdeling
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 13 Våren 2007
INF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 3 Våren 2007 YNGVA BEG I. Del 3 A. Eksamensoppgave 2005 Hvorfor trengs buffere (repeaters) for å drive signaler over en viss avstand? Hvilke metallag
DetaljerINF3400/4400 Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 2006 YNGVAR BERG
INF/ Digital Mikroelektronikk Løsningsforslag DEL 8 Våren 6 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Gjennomføring Teori, eksempler og oppgaver knyttet til DEL 8 (og DEL blir gjennomgått
DetaljerINF1400. Karnaughdiagram
INF4 Karnaughdiagram Hvor er vi Vanskelighetsnivå Binær Porter Karnaugh Kretsdesign Latch og flipflopp Sekvensiell Tilstandsmaskiner Minne Eksamen Tid juleaften Omid Mirmotahari 2 Hva lærte vi forrige
DetaljerINF3400 Digital Mikroelektronikk Løsningsforslag DEL 8
INF Digital Mikroelektronikk Løsningsforslag DEL 8 NGV EG I. DEL 8 Del 8: Effektforbruk og statisk MOS II. Oppgaver. Oppgave. Finn strømlekkasje i svak inversjon i en inverter ved romtemperatur når inngangen
DetaljerINF 5460 Elektrisk støy beregning og mottiltak
INF 5460 Elektrisk støy beregning og mottiltak Obligatorisk oppgave nummer 3. Frist for levering: 30 April (kl 23:59). Vurderingsform: Godkjent/Ikke godkjent. Oppgavene leveres på individuell basis. Oppgavene
DetaljerMAT1030 Forelesning 21
MAT orelesning Mer ombinatori Dag Normann -. april (Sist oppdatert: -4-4:5) Kapittel 9: Mer ombinatori Oppsummering orrige ue startet vi på apitlet om ombinatori. Vi så på hvordan vi an finne antall måter
DetaljerKapittel 9: Mer kombinatorikk
MAT3 Disret Matemati orelesning : Mer ombinatori Dag Normann Matematis Institutt, Universitetet i Oslo Kapittel 9: Mer ombinatori 3. april (Sist oppdatert: -4-3 4:4) MAT3 Disret Matemati 3. april Oppsummering
DetaljerLøsningsforslag DEL1 og 2 INF3400/4400
Løsningsforslag L og 2 INF3400/4400 NGVR RG. Oppgave.3 I. Oppgaver Tegn en MOS 4-inngangs NOR port på transistor nivå.. Løsningsforslag 0 0 0 0 0 0 0 Fig. 2. NOR port med fire innganger. Fig.. To-inngangs
DetaljerLøsningsforslag DEL1 og 2 INF3400/4400
Løsningsforslag L1 og 2 INF3400/4400 NGVR RG I. Oppgaver. Oppgave 1.3 Tegn en MOS 4-inngangs NOR port på transistor nivå..1 Løsningsforslag 0 0 1 0 1 0 11 0 1 0 0 Fig. 2. NOR port med fire innganger. Fig.
DetaljerLØSNINGSFORSLAG 2006
LØSNINGSFORSLAG 2006 Side 1 Oppgave 1), vekt 12.5% 1a) Bruk Karnaughdiagram for å forenkle følgende funksjon: Y = a b c d + a b c d + a b cd + a bc d + a bc d + ab c d + ab cd ab cd 00 01 11 10 00 1 1
DetaljerLøsningsforslag til eksamen i INF2270
Løsningsforslag til eksamen i INF227 Oppgave 9 Omid Mirmotahari Oppgave 6 Dag Langmyhr. juni 24 Eksamen INF227 Sensorveiledning Oppgave 2 Kretsforenkling Hva er funksjonsuttrykket for Output gitt av A
DetaljerAndre obligatoriske oppgave stk 1100
Andre obligatorise oppgave st 11 John Miael Modin 17. april 8 Oppgave 1 X er årsinteten til en tilfeldig valgt person i en befolningsgruppe. Sansynlighetstettheten til X er gitt ved { θ f X (x) = θ x θ
DetaljerINF3400 Uke Wire Engineering 4.7 Design Margins. INF3400 Uke 14 Øivind Næss
INF3400 Uke 14 13.05. 4.6 Wire Engineering 4.7 Design Margins INF3400 Uke 14 Øivind Næss INF3400 Uke 14 13.05. Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal og lavt effektforbruk
DetaljerDel 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler
Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold Enkle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.
DetaljerLab 3: AC og filtere - Del 1
Lab 3: AC og filtere - Del 1 Lab 3 er på mange måter en fortsettelse av Lab 2 hvor det skal simuleres og måles på en krets bestående av motstander og kondensatorer. Vi skal se på hvordan en kondensator
DetaljerCMOS inverter DC karakteristikker og hvordan transistorstørrelser
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold Vi ser på CMOS inverter DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken.
DetaljerTFE4101 Krets- og Digitalteknikk Høst 2016
Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 5 Boolske funksjoner, algebraisk forenkling av
DetaljerDagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and
Dagens temaer! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture! Enkoder/demultiplekser (avslutte fra forrige gang)! Kort repetisjon 2-komplements form! Binær addisjon/subtraksjon!
DetaljerForelesning 3. Karnaughdiagram
Forelesning 3 Karnaughdiagram Hovedpunkter Karnaughdiagram Diagram med 2-4 variable Don t care tilstander Alternativ utlesning (leser ut ere) XOR implementasjon NAND implementasjon ved DeMorgan 2 Bakgrunn,
DetaljerProsjektrapport. INF Prosjekter i analog/mixed-signal CMOS konstruksjon. Henrik Hagen og Mats Risopatron Knutsen
Prosjektrapport INF4420 - Prosjekter i analog/mixed-signal CMOS konstruksjon Henrik Hagen og Mats Risopatron Knutsen 11.05.2009 Sammendrag Prosjektet omhandler reduksjon av offset spenning til en OTA.
DetaljerDen kritiske lasten for at den skal begynne å bøye ut kalles knekklasten. Den avhenger av stavens elastiske egenskap og er gitt ved: 2 = (0.
HIN Industriteni RA 5.11.03 Side 1 av 7 Kneing Staver Kneing er en elastis eller plastis ustabilitet som forårsaes av trspenninger. For å forstå fenomenet er det vanlig å starte med det enleste tilfelle,
DetaljerTest, 3 Sannsynlighet
Test, Sannsynlighet Innhold. Pascals talltreant... 2.2 Kombinatori g sannsynlighetsberegning... 7. Sannsynlighetsberegninger.... Hypergeometris sannsynlighetsmodell....5 Binomis sannsynlighetsmodell...
DetaljerSannsynligheten for det usannsynlige kan vi bestemme sannsynligheten for usannsynlige hendelser?
Sannsynligheten for det usannsynlige an vi bestemme sannsynligheten for usannsynlige hendelser? Ørnulf Borgan Landsurs i matemati Gardermoen 6. mars 2017 H. Aschehoug & Co Sehesteds gate 3, 0102 Oslo Tlf:
DetaljerEn mengde andre typer som DVD, CD, FPGA, Flash, (E)PROM etc. (Kommer. Hukommelse finnes i mange varianter avhengig av hva de skal brukes til:
2 Dagens temaer Dagens 4 Sekvensiell temaer hentes fra kapittel 3 i Computer Organisation and Architecture Design Flip-flop er av sekvensielle kretser Tellere Tilstandsdiagram og registre Sekvensiell Hvis
DetaljerKonstruksjon av gode ledninger
4.6 Wire Engineering 4.7 Design Margins INF3400 Del 14 Øivind NæssN INF3400/4400 våren Design av ledere og design marginer 1/25 Konstruksjon av gode ledninger Ønsker å oppnå lav forsinkelse, lite areal
DetaljerHomogenitet av grad 1; makro og lang sikt, rollen til frikonkurranse
Chapter 3 Solow-modellen Forsjell mellom land i apital per arbeider Kapitalens rolle i) Er produtiv ii) Blir produsert; avveining forbru investering iii) Gir avastning iv) Bærer av tenologi v) Blir slitt
DetaljerEksamensoppgave i TDT4120 Algoritmer og datastrukturer
Institutt for datateni og informasjonsvitensap Esamensoppgave i TDT40 Algoritmer og datastruturer Faglig ontat under esamen Magnus Lie Hetland Telefon 98 5 949 Esamensdato 5 august, 08 Esamenstid (fra
DetaljerForelesning 4. Binær adder m.m.
Forelesning 4 Binær adder m.m. Hovedpunkter Binær addisjon 2 er komplement Binær subtraksjon BCD- og GRAY-code Binær adder Halv og full adder Flerbitsadder Carry propagation / carry lookahead 2 Binær addisjon
DetaljerMA1301/MA6301 Tallteori Høst 2016
Norges tenis naturvitensapelige universitet Institutt for ateatise fag MA/MA6 Tallteori Høst 6 a Vi starter ed å sjee at liheten steer for n. Vi har at i. Heldigvis er (, så vi ser at påstanden steer i
DetaljerSNF-RAPPORT NR. 06/04
SNF-RAPPORT NR. 06/04 Samferdselsdepartementets styring av Avinor av Christian Andersen Kåre P. Hagen Kjell J. Sunnevåg SNF- prosjet nr. 3645: Samferdselsdepartementets styring av Avinor Prosjetet er finansiert
DetaljerØving 11. Oppgave 1. E t0 = 2. Her er
FY00/TFY460 Bølgefysi. Institutt for fysi, NTNU. Høsten 0. Veiledning: Mandag 5. og tirsdag 6. november. Innleveringsfrist: Mandag. november l :00. Øving Tema: Dipol-Ståling, reflesjon og transmisjon av
DetaljerEn formell fremstilling av hovedkursteorien
Vedlegg 3 En formell fremstilling av ovedursteorien Hovedursteorien viser sammenenger som gjelder på lang sit, og resultatene som følger av modellen er derfor å betrate som langsitsløsninger. En sentral
DetaljerIN 241 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 25/ uke 39
IN 4 VLSI-konstruksjon Løsningsforslag til ukeoppgaver 5/9-00 uke 39 ) Skisser en standard CMOS inverter. Anta ßnßp. Tegn opp noen drain-source karakteristikker for begge transistorene. Bytt ut Vds og
Detaljer8 + AVSLUTTE SPILLET Handelsenheten forteller deg når spillet er over, etter 1 time. BATTERY INFORMATION
AVSLUTTE SPILLET andelsenheten forteller deg når spillet er over, etter 1 time. BRAND Regn ut hva du er god for ved å følge disse trinnene: hvis hun eller han landet på dette feltet. (Se side 13.) 1. Tell
DetaljerECON 2200 VÅREN 2014: Oppgaver til plenumsøvelse den 12.mars
Jo Vislie; mars 04 Ogave ECO 00 VÅRE 04: Ogaver til leumsøvelse de.mars E bedrift har rodutfusjoe = - b, der b er e ositiv ostat. Sisser grafe til dee og agi egesaee til rodutfusjoe (ved gjeomsittsrodutivitet,
DetaljerRAPPORT LAB 3 TERNING
TFE4110 Digitalteknikk med kretsteknikk RAPPORT LAB 3 TERNING av June Kieu Van Thi Bui Valerij Fredriksen Labgruppe 201 Lab utført 09.03.2012 Rapport levert: 16.04.2012 FAKULTET FOR INFORMASJONSTEKNOLOGI,
DetaljerLøsningsforslag til øving 10
FY11/TFY4145 Meanis fysi. Institutt for fysi, NTNU. Høsten 211. Løsningsforslag til øving 1 Vi utleder aller først ligningen som fastlegger vinelen φ r, dvs overgangen fra ren rulling til sluring. N2 for
DetaljerRapport laboratorieøving 2 RC-krets. Thomas L Falch, Jørgen Faret Gruppe 225
Rapport laboratorieøving 2 RC-krets Thomas L Falch, Jørgen Faret Gruppe 225 Utført: 12. februar 2010, Levert: 26. april 2010 Rapport laboratorieøving 2 RC-krets Sammendrag En RC-krets er en seriekobling
DetaljerØving 9. Oppgave 1. E t0 = 2. Her er
FY00/TFY460 Bølgefysi. Institutt for fysi, NTNU. Høsten 03. Veiledning: Mandag. og 8 og fredag 6. otober. Innleveringsfrist: tirsdag 9. otober l :00. Øving 9 Tema: Dipol-Ståling, reflesjon og transmisjon
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44 93 / 902 08 317
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
Side av 9 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen
DetaljerEKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK
Side 1 av 13 INSTITUTT FOR ELEKTRONIKK OG TELEKOMMUNIKASJON EKSAMEN I FAG TFE4101 KRETS- OG DIGITALTEKNIKK Faglig kontakt: Peter Svensson (1 3.5) / Kjetil Svarstad (3.6 4) Tlf.: 995 72 470 / 458 54 333
DetaljerFysikkolympiaden Norsk finale 2012
Nors Fysilærerforening Fysiolympiaden Nors finale 3. uttaingsrunde Fredag 3. mars l. 9. til. Hjelpemidler: Tabell/formelsamling, lommeregner og utdelt formelar Oppgavesettet består av 7 oppgaver på 3 sider
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK
NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon aglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 72 Bjørn B. Larsen 73 59 93 / 902 08 37 i emne
DetaljerEN kle modeller for MOS transistor kapasitanser gjennomgås,
Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffusjonskapasitanser.
DetaljerLøsningsforslag til eksamen i TELE2001-A Reguleringsteknikk
Løsningsforslag til esamen i TELE1-A Reguleringsteni 3.6.15 Ogave 1 a) Reguleringsventil: Vi ser av resonsen i figur at dette er en første-ordens rosess med tidsforsinelse. s Ke Da har vi: hv s Vi må finne
DetaljerTFE4101 Krets- og Digitalteknikk Høst 2016
Norges teknisk naturvitenskapelige universitet Institutt for elektronikk og telekomunikasjon TFE40 Krets- og Digitalteknikk Høst 206 Løsningsforslag Øving 6 Teknologi-mapping a) Siden funksjonen T er på
DetaljerLøsningsforslag i digitalteknikkoppgaver INF2270 uke 5 (29/1-4/2 2006)
Løsningsforslag i digitalteknikkoppgaver INF2270 uke 5 (29/1-4/2 2006) Oppgave 1) Bør kunne løses rett fram, likevel: a) E = abcd + a'bc + acd + bcd: cd 00 01 11 10 ab 00 01 1 1 11 1 10 1 De variablene
DetaljerEN kle modeller for MOS transistor kapasitanser gjennomgås,
Del 4: Moderne MOS transistor modell, transient simulering og enkle utleggsregler NGVA BEG I. Innhold EN kle modeller for MOS transistor kapasitanser gjennomgås, herunder gate- og diffudjonskapasitanser.
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG
Side av 8 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen
DetaljerOppgaver i kapittel 1 - Løsningsskisser og kommentarer Lærebok:
Oppgaver i apittel - Løsningssisser og ommentarer Lærebo:.6 Vitig oppgave, viser hvordan ree-summer an tilnærmes med integraler. Atuelt hvis vi har formelen for n te ledd, men ie har noen summeformel.
DetaljerFYS1210 Løsningsforslag Eksamen V2018
FYS1210 Løsningsforslag Eksamen V2018 Morgan Kjølerbakken Oppgave 1 Kondensatorer og filtre (totalt 5 poeng) 1 a. Beskrivelse av hvordan kondensatoren lades opp er gitt av differensial likningen V = 1
DetaljerOverflatebølger på stasjonær strøm
Overflatebølger på stasjonær strøm Stasjonær strøm La den stasjonære strømmen være gitt ved hastighetsfelt = (,V,W) = Φ og overflatehevning ζ. De horisontale omponentene an vi srive som en 2D vetor H =
DetaljerINF1510 Oblig #1. Kjetil Heen, februar 2016
INF1510 Oblig #1 Kjetil Heen, februar 2016 1 2 Etch-a-sketch Det ferdige sluttproduktet skal simulere en klassisk leke, Etch-a-sketch, et tegnebrett, hvor man tegner på en flate ved å skru på 2 hjul, og
DetaljerForelesning nr.10 INF 1411 Elektroniske systemer
Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer 1 Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Feedback-oscillatorer Dagens
DetaljerCobb - Douglas funksjonen ( ), Kut Wicksell, 1893, doktoravhandling,
Chapter 3 Solow-modellen Forsjell mellom land i apital per arbeider Kapitalens rolle Produtfunsjonen Y F( K, L), F F F F F K K L L K L 0, 0, 0, 0, 0 F( zk, zl) uy, u z: øende salautbytte u z:onstant salautbytte
DetaljerRapport. Lab 1. Absoluttverdikrets - portkretser
TFE4105 Digitalteknikk og datamaskiner Rapport Lab 1 Absoluttverdikrets - portkretser av Even Wiik Thomassen Broen van Besien Gruppe 193 Lab utført: 8. september 2004 Rapport levert: 12. november 2004
DetaljerMAT1030 Forelesning 21
MAT00 Forelesning Mer ombinatori Roger Antonsen - 5. april 009 (Sist oppdatert: 009-0-5 00:05) Kapittel 9: Mer ombinatori Plan for dagen Mer om permutasjoner og ordnet utvalg ) Mer om ombinasjoner n velg
DetaljerDagens temaer. temaer hentes fra kapittel 3 i Computer Organisation. av sekvensielle kretser. and Architecture. Tilstandsdiagram.
Dagens temaer 1 Dagens Sekvensiell temaer hentes fra kapittel 3 i Computer Organisation and Architecture logikk Flip-flop er Design av sekvensielle kretser Tilstandsdiagram Tellere og registre Sekvensiell
DetaljerStudere en Phase Locked Loop IC - NE565
Kurs: FYS3230 Sensorer og måleteknikk Gruppe: Gruppe-dag: Oppgave: LABORATORIEØVELSE NR 5 Omhandler: Studere en Phase Locked Loop IC - NE565 Frekvensmodulert sender Mottager for Frequency Shift Keying
DetaljerOPPSUMMERING FORELESNINGER UKE 35
OPPSUMMERIG FORELESIGER UKE 35 Kromaografis separasjon bygger på soffers (lieves-)fordeling mellom en sasjonær fase og en mobil fase. Reensjonen besemmes primær av: Mobilfasens egensaper, sasjonærfasens
DetaljerTEMAHEFTE. CPAP i ambulansetjenesten. Innføringskurs
TEMAHEFTE CPAP i ambulansetjenesten Innføringsurs Dette heftet er laget i forbindelse med innføringen av CPAP i ambulansetjenesten ved Universitetsyehuset Nord-Norge. Forfattere av heftet har vært Lars-Jøran
DetaljerDel 3: Utvidet transistormodell og DC karakteristikk for inverter og pass transistor VDD. Vinn. Vut. I. Innhold
Del : Utvidet transistormodell og DC karakteristikk for inverter og pass transistor YNGVR BERG I. Innhold CMOS INVERTER DC karakteristikker og hvordan transistorstørrelser påvirker karakteristikken. Definisjon
DetaljerRepetisjonsoppgaver kapittel 8 løsningsforslag
epetisjosoppgaver apittel 8 løsigsforslag Eletrisitet Oppgave 1 a) Ett eletro har ladige 1,6 10 19 C. Dee ladige aller vi e (egativ) elemetærladig. b) Siletørleet får e egativ ladig på 3,0 10 8 C. c) Stave
Detaljerkl 12:00 - mandag 31. mars 2008 Odde: uke 11 (12. mars 2008) Utlevert: fredag 7. mars 2008 Like: uke 13 (26. mars 2008) Regneøving 4
Innleveringsfrist: Øvingsveiledning: 12:15-14:00 EL5 kl 12:00 - mandag 31. mars 2008 Odde: uke 11 (12. mars 2008) Utlevert: fredag 7. mars 2008 Like: uke 13 (26. mars 2008) Regneøving 4 Oppgave 1: 30 poeng
DetaljerEksemplet bygger på en ide fra Thor Bernt Melø ved Institutt for fysikk ved NTNU og Tom Lindstrøms bok Kalkulus.
LÆRERARK...om å tømme en beolder for vann Esemplet bygger på en ide fra Tor Bernt Melø ved Institutt for fysi ved NTNU og Tom Lindstrøms bo Kalulus. Problemstilling: Vi ar et sylindris beger med et sirulært
DetaljerPlan. MAT1030 Diskret matematikk. Eksamen 12/6-06 Oppgave 2. Noen tips til eksamen
Plan MAT1030 Disret matemati Plenumsregning 12: Diverse oppgaver Roger Antonsen Matematis Institutt, Universitetet i Oslo 22. mai 2008 Dette er siste plenumsregning. Vi regner stort sett esamensoppgaver.
DetaljerKontinuasjonseksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Onsdag 15. august Tid. Kl LØSNINGSFORSLAG
Side av 8 NORGES TEKNISKNATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 2 23 / 92 87 72 Bjørn B. Larsen 73 59 44 93 Kontinuasjonseksamen
DetaljerDagens temaer. Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er
Dagens temaer Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture Sekvensiell logikk Flip-flop er Design av sekvensielle kretser Tilstandsdiagram Tellere og registre INF2270 1/19
DetaljerEksamen i emne TFE4110 DIGITALTEKNIKK MED KRETSTEKNIKK. Fredag 25. mai Tid. Kl LØSNINGSFORSLAG
Side 1 av 17 NORGES TEKNISK- NATURVITENSKAPLIGE UNIVERSITET Institutt for elektronikk og telekommunikasjon Faglig kontakt under eksamen: Ragnar Hergum 73 59 20 23 / 920 87 172 Bjørn B. Larsen 73 59 44
DetaljerECON 2200 våren 2012: Oppgave på plenumsøvelse den 21. mars
EON våre Jo Vislie ECON våre : Oppgve på pleumsøvelse de. mrs Oppgve E edrift produserer e vre i megde x med produtfusjoe x A, der er ru v reidsrft og er relpitl. Bedrifte opptrer som prisfst vtumstilpsser
DetaljerDagens temaer. Dagens temaer hentes fra kapittel 3 i læreboken. Oppbygging av flip-flop er og latcher. Kort om 2-komplements form
Dagens temaer Dagens temaer hentes fra kapittel 3 i læreboken Oppbygging av flip-flop er og latcher Kort om 2-komplements form Binær addisjon/subtraksjon Aritmetisk-logisk enhet (ALU) Demo av Digital Works
DetaljerKONVENSJONELLE latcher og vipper i CMOS blir gjennomgått.
el 11: Latcher og vipper 1 NGVAR BERG I. Innhold KONVENSJONELLE latcher og vipper i CMOS blir gjnomgått. Latcher som styres av to klokkefaser og klokkepulser blir diskutert. Lacher og vipper med, og able
DetaljerLøsningsforslag til regneøving 6. a) Bruk boolsk algebra til å forkorte følgende uttrykk [1] Fjerner 0 uttrykk, og får: [4]
Løsningsforslag til regneøving 6 TFE4 Digitalteknikk med kretsteknikk Løsningsforslag til regneøving 6 vårsemester 28 Utlevert: tirsdag 29. april 28 Oppgave : a) Bruk boolsk algebra til å forkorte følgende
DetaljerLab 6 Klokkegenerator, tellerkretser og digital-analog omformer
Universitetet i Oslo FYS1210 Elektronikk med prosjektoppgave Lab 6 Klokkegenerator, tellerkretser og digital-analog omformer 4. april 2016 Labdag: Tirsdag Labgruppe: 3 Oppgave 1: Klokkegenerator En klokkegenerator
DetaljerSensorveiledning eksamen ECON 3610/4610 Høst 2004
1 Jon Vislie; november 2004 Sensorveiledning esamen ECO 3610/4610 Høst 2004 Modellen har fem lininger og sju variable (,n,m,,k,x og c); med to frihetsgrader i utgangspuntet og som an brues til å masimere
DetaljerForelesning nr.10 INF 1411 Elektroniske systemer. Felteffekt-transistorer
Forelesning nr.10 INF 1411 Elektroniske systemer Felteffekt-transistorer Dagens temaer Bipolare transistorer som brytere Felteffekttransistorer (FET) FET-baserte forsterkere Dagens temaer er hentet fra
Detaljer