MIK 200 Anvendt signalbehandling, 2012.

Transkript

1 Stavanger, 14. desember 2011 Det teknisknaturvitenskapelige fakultet MIK 200 Anvendt signalbehandling, Lab. 1, introduksjon. I denne første labøvinga skal en bli kjent med laboppsettet og få en kort introduksjon til noen av de viktigste verktøyene. Dette gjøres ved å lese litt dokumentasjon. Deretter lager en en helt enkel modell og sender et signal gjennom systemet med minst mulig behandling. I del 1 er en beskrivelse av det dere skal gjøre i denne labøvinga. I del 2 er en oversikt over lab-oppsett, del 3 er litt forklaring til System Generator, og del 4 litt forklaring for Impact-programmet. Del 5 repeterer noe teori dere bør kunne. Her, og i de kommende labøvinger, refereres det til en del dokumentasjon. Dette er kanskje mest for den omfattende domumentasjonen til verktøyene og programmene vi bruker, altså Matlab, Simulink, System Generator. Det meste av dokumentasjonen er tilgjengelig fra It s learning, fra Fagets hovedside eller fra andre steder på internett. Generelt antas det at studentene har noe teoretisk bakgrunn i signaler og systemer, for eksempel lærebok av Haykin (Signals and Systems) eller Lathy (Linear Systems and Signals). Kanskje enda viktigere er det med teoretisk bakgrunn i signalbehandling, MIK100 faget dere nettopp hadde i fjor høst. Læreboka der, Proakis og Manolakis (Digital Signal Processing), bør dere fortsatt beholde og bruke i dette faget også. Jeg vil likevel ikke referere spesielt til bestemte sider, ligninger eller figurer i denne læreboka. Bruk gjerne deres favorittbok i signalbehandling for de ulike emner som dere kan ha behov for å repetere noe. I enkelte tilfeller refereres til sider på internett. Siste side i oppgaven her er et skjema for egenevaluering av arbeidet. Den siste sida her skal være første side i deres innlevering. Karl Skretting, Institutt for data- og elektroteknikk (IDE), Universitetet i Stavanger (UiS), 4036 Stavanger. Sentralbord Direkte E-post: karl.skretting@uis.no.

2 1 Selve oppgaven. Bli kjent med dokumentasjon om utstyr og programvare som brukes, se oversikt del 2 side 11. System Generator fra Xilinx er hovedverktøyet i dette faget. Dere finner referanser til dokumentasjon om denne i del 2 side 11. Selve brukermanualen (888 sider) kan være nyttig. Imidlertid er hjelpefunksjonene i selve programmet ofte tilstrekkelig, bruk disse flittig. Selve prosessen med å lage ei bit-fil er beskrevet i del 3 side 13. Øv dere i å bruke Simulink. Gå gjerne gjennom dokumentet Simulink, Getting Started og lag modellen som beskrevet i del 3 der. 1. Svar så på følgende spørsmål som går mest på det å få oversikt over system og dokumentasjon, men det er også et lite tilsnitt av teori. (a) Hva er klokkefrekvens på Virtex-II pro utviklingskortet? (b) Hvor mange bits oppløsning er det på A/D omformeren på P160 kortet? Og hvor mange bits oppløsning er det på D/A omformeren på P160 kortet? (c) Lag en Simulink-modell som beskrevet i del 3 (Overview) i Simulink, Getting Started og inkluder bilde av modellen i rapporten. Hvis dere får det til ta også også et bilde av Scope-vinduet når modellen kjører. (d) Hva er knekkfrekvens på anti-aliasing filter på inngang, altså ADmodul på P160 kort? (e) Hva er knekkfrekvens på glatte filter på utgang, altså DA-modul på P160 kort? (f) Hva er maksimal samplerate for lab-oppsettet? Og tilhørende Nyquistfrekvens? (g) Hva er maksimal frekvens signalgenratoren kan levere? (h) Anta at en i System Generator blokka har satt Simulink System Period (SSP) til 1/n. Hva er da samplefrekvensen? 2. Her kommer ei lita teorioppgave om binær tallrepresentasjon. Her skal alle tall representeres med 4 bit, 2-er komplement. Verdier som kan representeres er da fra -8 til 7. Vi har gitt en sekvens med tall (som her er begrenset til -1, 0, og 1), denne er her: {a(k)} 16 k=1 = {1, 1, 1, 0, 1, 1, 1, 1, 1, 0, 1, 1, 1, 1, 1, 1}. Vi ønsker å summere disse i grupper på 4 og 4. Dette kan gjøres med en sekvens av integrator, desimator, og differanse-blokker, se figur 1. Merk at en i integratoren kan få overflyt, men det vil likevel ikke føre til feil i sluttresultatet. (a) Skriv binærrepresentasjonen for tallene -1, 0, og 1. 2

3 a(k) + b(k) 4 c(m) + d(m) z 1 + z 1 Figur 1: Enkel skisse av system i oppgave 2. (b) Integratoren er en akkumulator som initielt har verdien b(0) = 0. For hvert steg, k = 1, 2,..., 16, så legges verdien a(k) til integratoren. Skriv sekvensen {b(k)} 16 k=1 for k = 1, 2,..., 16, binært og desimalt. Husk at tallrepresentasjon er 4 bit, 2-er komplement. (c) Desimatoren tar så sekvensen fra punkt (b) og beholder hvert fjerde element og kaster de andre, de som beholdes er for k = 0 og videre for k = 4, 8, 12 og 16. Disse fem verdiene nummereres med m = 0, 1,..., 4, denne sekvensen kalles c. Skriv disse binært og desimalt. (d) Nå skal vi ha ei differanseblokk. Sekvensen d lages for m = 1, 2,..., 4 slik at d(m) = c(m) c(m 1). Skriv disse binært og desimalt. (e) Sammenlign d(1) med 4 k=1 a(k), d(2) med 8 k=5 a(k), d(3) med 12 k=9 a(k), d(4) med 16 k=13 a(k). Blir verdiene de samme? Vi skal nå lage en enkel modell og sende et signal gjennom lab-oppsettet, altså FPGA-en. Dere skal i rapporten ha med en kort oppsummering av det dere har gjort på laben inkludert forklaring og gjerne med bruk av figurer. Vi tar det steg for steg. En logger på lokalt på PCen og har dermed ikke tilgang til egen katalog på UiS nettet, en har heller ikke tilgang til felleskataloger på UiS nettet. En har altså kun tilgang til lokale kataloger. En har likevel generell tilgang til internett der de viktigste sidene er It s learning nettsider og fagets (altså MIK200) si nettside. Disse sidene brukes aktivt i dette kurset. En starter med å logge seg på PC-en med brukernavn (idelab) og passord som dere får oppgitt på laben. 3. Lage modellen i Simulink med System Generator. (a) På grunn av tilgangsrettigheter for midlertidige filer må System Generator arbeide mot en lokal disk. Derfor bør dere opprette en egen katalog der data for deres gruppe lagres, denne bør være på D-disken på den PCen deres gruppe skal bruke på laben. Bruk D:\navn\, der navn er navn for deres gruppe, for eksempel JFKS for gruppa bestående av Jon Fidjeland og Karl Skretting. Ikke bruk mellomrom eller andre spesielle tegn i katalognavn eller filnavn, 3

4 System Generator programvaren stiller strengere krav enn operativsystemet og takler ikke alle gyldige navn. Det er også hensiktsmessig at dere hele tiden har en kopi av denne katalogen (med underkataloger) på en minnepinne slik at dere for eksempel kan jobbbe med rapporter eller rene Matlab oppgaver fra en PC hvor som helst. Husk bare å synkronisere data mellom minnepinnen og katalogen på D-disken. På denne måten har dere også en sikkerhetskopi av arbeidet deres. (b) Start Matlab og gå til egen katalog. Dere må starte Matlab med ikon på skrivebordet: MATLAB R2008a. (c) Åpne en ny Simulink-modell, File - New - Model. (d) Bygg modellen som vist i figuren nedenfor, gi den navn lab01a når den lagres. Legg til elementer som trengs fra blokk-bibliotekene. - System Generator, fra Xilinx Blockset, Basic Elements. - Inn- og utport, fra UiS I/O-biblioteket, UiS_2VP4LC. Mulige feil: - Xilinx blokk-bibliotekene kommer ikke opp. Dette skyldes antakelig at søkestier til Xilinx mangler i Matlab-oppsettet, sjekk med path. - UiS I/O-biblioteket kommer ikke opp. Katalog for filene til dette biblioteket skal også være med i Matlab-søkesti. MIK200 lab1 (Sp. 3d, lab01a) SSP = 1/2 Digital Fix_12_12 In1 System Generator ADC1 LC DAC1 LC (e) Dobbelklikk (eller høyreklikk + Open) på System Generator blokka og sett verdier som vist i figuren nedenfor. Merk at felt for klokkeoppsett kan være flyttet litt i denne dialogboksen nå. Simulink System Period (SSP) som her settes til 1/2. Dette gir samplerate på 50 MHz. Avslutt med å klikke på ok-knappen. 4

5 (f) Vis datatyper i modellen. Format - Port/Signal Displays - Port Data Types. Ofte er det nyttig å vise datatypen for alle signaler i systemet, mange feil skyldes at en antar en annen datatype enn det faktisk er. Modellen i punkt 3.d viser datatyper. (g) Se Matlab-dokumentasjonen for kommandoen print og lag en eps-fil av modellen. Eventuelt et annet format som er hensiktsmessig for bruk i rapporten deres. (h) Generer ei bit-fil, det vil si ei konfigurasjonsfil for FPGA. Se gjerne en mer detaljert beskrivelse i del 3 side 13. Klikk på System Generator blokka og klikk så på Generate-knappen. Mye skal nå skje og til slutt får dere forhåpentligvis meldingen Generation Completed. 4. Når modellen av systemet er laget skal den lastes til FPGA-kretsen og deretter skal en sende et signal gjennom systemet. FPGA-utviklingskortet må være tilkoblet PC-en via USB, og strømtilførselen må være skrudd på når Impact-programmet kjøres. Mer detaljert beskrivelse av Impactprogrammet på PC-en er i del 4 side 15. (a) Skru på signalgenerator og oscilloskop og koble signal fra signalgenerator til oscilloskop og til inngang 1 på P160 kortet. Sjekk at signal vises greitt på skopet, velg sinussignal med frekvens 10 khz og amplitude peak-to-peak (p-p) på 500 mv, og riktig offset 1. Konferer 1 Offset er nødvendig når en tar signalet direkte til P160 kortet, der en skal ha et signal 5

6 dokumentasjon for P160 kortet. Sjekk både amlitude, frekvens og offset både på signalgenerator og oscilloskop. Bildet på oscilloskopet kan nå være som i figur 2. (b) Koble fra utgang 1 på P160 kortet til oscilloskop. Dette er utgangssignalet fra FPGA-kretsen, DAC1 blokka i System generator. (c) Bruk Impact-programmet på PC-en for å laste generert bitfil ned på FPGA-kortet. Se en detaljert beskrivelse i del 4. (d) Sjekk på oscilloskop at signalet kommer gjennom. Bildet på oscilloskopet kan nå være som i figur Observer og forklar. (a) La inngangssignalet til FPGA-kretsen (via P160-I/O-kortet) være et sinussignal eller et firkantsignal med frekvens 10 khz og amplitude p-p på 500 mv. Mål på oscilloskopet hvilken amplitude dere har ut fra FPGA-kretsen (via P160-kortet). Bildet på oscilloskopet kan nå være som i figur 3. Merk at det på figuren er ulik målestokk på signal 1 (gult) og 2 (grønt). Nå forklarer jeg ut fra denne figuren, dere skal forklare på tilsvarende måte ut fra de resultatene dere ser på oscilloskopet. Både inngangssignalet (grønt) og utgangssignalet (gult) er sentrert omkring 2.5 V. Inngang og utgang er hele tiden i forhold til FPGA-kretsen (via P160-I/O-kortet). Amplituden, peak-to-peak, blir dempet fra 950 til 538 mv, altså mulitplisert med faktor 0.57, dette skjer selv om modellen ikke har noen skalering av signalet. Sjekk om denne faktoren er konstant for ulike amplituder på inngangssignalet, det er best om den er det. (b) Klare dere å måle på oscilloskopet cirka hvor mye signalet blir forsinket gjennom FPGA-kretsen. Det kan være at det er enklere å måle med en annen frekvens enn 10 khz, og for eksempel med firkantpuls i stedet for sinus. Jeg fikk grei måling med bildet på oscilloskopet som i figur 4. (c) Øk frekvensen gradvis opp mot maksimalfrekvens som signalgeneratoren kan levere. Kommer signalet nå greitt gjennom FPGA-en i hele dette spekteret? Forklar. Med 10 MHz på inngang ble bildet på oscilloskopet som i figur Med utgangspunkt i modellen lab01a skal dere nå lage en ny modell lab01b. (a) Start med å lagre modellen lab01a som lab01b på deres katalog. Klikk så på System Generator blokka og sett Simulink System Period (SSP) til 1/100. En får en advarsel om at samplerate nå ikke mellom 0 og 5 V, altså sentrert om 2.5 V. Hvis signalgenerator antar 50 ohm motstand, mens det i virkeligheten er mye større motstand (uendelig) så må offset halveres, det vil si 1.25 V. 6

7 er maksimal, og siden det er slik vi ønsker det her kan denne advarselen trygt ignoreres. Hva blir samplerate nå? Hva blir Nyquistfrekvensen? (b) Generer bit-fil for modellen, beskrevet i del 3. En vil nå få en melding eller advarsel om at sampleraten er lavere enn den trenger å være. Det er greitt og en trenger ikke bry seg om denne meldinga. (c) Last bit-fil for modellen ned til FPGA-krets, del 4 punkt 11 til 13 (og 8 til 10). (d) La inngangssignalet til FPGA-kretsen (via P160-I/O-kortet) være et sinussignal eller et firkantsignal med frekvens 10 khz og amplitude p-p på 500 mv. (e) Øk frekvensen gradvis opp mot 500 khz. Kommer signalet nå greitt gjennom FPGA-en i hele dette spekteret? Forklar. Med 200 khz på inngang ble bildet på oscilloskopet som i figur 6. (f) Hva er resultatet når frekvensen er 600 khz. Forklar. Med 600 khz på inngang fikk jeg bildet på oscilloskopet som i figur 7. (g) Hva er resultatet når frekvensen er 900 khz. Forklar. (h) Hva er resultatet når frekvensen er 1100 khz. Forklar. (i) Hva er forsinkelse gjennom systemet nå? Er forsinkelse uavhengig av SSP. 7

8 Figur 2: Skjermbildeprint fra oscilloskopet. Se teksten punkt 4a. Grønt (2) er signalet fra signalgeneratoren, gult (1) er signalet fra FPGA/P160-kortet. Det er ikke tilkoblet her. Figur 3: Skjermbildeprint fra oscilloskopet. Se teksten punkt 4d og 5a. 8

9 Figur 4: Skjermbildeprint fra oscilloskopet. Se teksten punkt 5b. Figur 5: Skjermbildeprint fra oscilloskopet. Se teksten punkt 5c. 9

10 Figur 6: Skjermbildeprint fra oscilloskopet. Se teksten punkt 6e. Figur 7: Skjermbildeprint fra oscilloskopet. Se teksten punkt 6f. 10

11 2 Oversikt lab-oppsett. Hardware: Laboppsettet består av: Selve utviklingskortet fra Memec Design, se Memec Virtex-II Pro LC development board, brosjyre Memec Virtex-II Pro LC development board, User s Guide På dette kortet er selve Xilinx FPGA montert, dokumentasjon kan finnes på Xilinx FPGA Virtex-II Pro, User Guides På utviklingskortet er det en P160 AD/DA modul, Memec P160 analog module, brosjyre Memec P160 analog module, User s Guide Vi måtte modifisere dette kortet noe, Morten Tengesdal dokumenterte det i DC-kobling av modulen P160. Signalgenerator er fra Aglient, et selskap skilt ut fra HP i år 2000 Agilent 33220A signalgenerator, brosjyre Agilent 33220A signalgenerator, brosjyre fra TestEquity Agilent 33220A signalgenerator, Agilent nettside Oscilloskop er fra HP, de nyeste fra Aglient, begge 100 MHz. PC Agilent MSO6012A oscilloscope, Continental resources brosjyre Agilent MSO6012A oscilloscope, Agilent nettside HP 54645D oscilloscope, kort notat Et UiS kort som reduserer støy som skyldes strømforsyningen. Kortet kan være klart for bruk i øving 11. Kabler mellom disse. 11

12 Software: Det er også flere programmer som brukes, og mange som vi ikke skal bruke, installert på PCen. En del av disse kommer vi mer innom senere. Programmene er: Windows XP Professional. Vi håper at det meste fortsatt fungerer greitt, men noe er det med rettigheter til å (over)skrive filer på disken, dette er problem som vi delvis vil prøve å løse, delvis vil prøve å unngå. Matlab versjon R2008a, forhåpentligvis er det heller ingen problemer med denne versjonen i den sammenheng vi bruker den her. Simulink, en viktig del av Matlab som vi skal bruke mye. Simulink, Getting Started - et lite notat på litt over 30 sider. Mathworks nettside Xilinx System Generator, et verktøy som er lagt til Simulink og som gjør at Simulink kan brukes for å lage programmer, egentlig oppsettfiler, for FPGA. System generator, User s Guide (på UiS nettside) System generator, Xilinx blockset UiS blockset bibliotek, UiS_2VP4LC1, det skal være på katalog D:\MIK200\SimuLib\ og må være versjonen datert høsten Bruk av LCD-displayet fra system Generator, SG-blokk for LCD. Xilinx ISE, et integrert utviklinksmiljø med flere programmer som brukes for å lage programmer for FPGA fra grunnen av, det vil si med VHDL. VHDL, VHSIC (Very High Speed Integrated Circuit) Description Language, er et programmeringsspråk, eller kanskje heller et konstruksjonsverktøy, for logisk elektronikk design. Feilsøking (debugging) og testing kan gjøres fra Xilinx ISE. Xilinx System Generator og Xilinx ISE har ny versjon i Vi har testet den noe og den ser ut til å fungere bra. Det er tilsynelatende ikke mye endringer fra forrige versjon (som vi hadde våren 2009). Det ser ut til å være mest kosmetisk, som for eksempel litt endringer i dialogboks for Systemgenerator, se figur for oppgave 3e her. 12

13 3 System Generator, lage ei bit-fil. Når en har laget en modell i Simulink ser gjerne (en del av) skjermbildet ut omtrent som dette. Her viser vinduet med Simulink modellen øverst (aktiv) under dette ser en litt av Matlab-vinduet, og litt av Simulink Blokkset biblioteksvinduet. Her trenger en ikke bry seg om annet enn Simulink modellen med System Generator blokka. En klikker på den, og får opp en dialogboks som her 13

14 sjekker at alt ser ok ut, det vil si at verdiene du har er som her muligens med unntak av SSP, og klikker på Generate knappen. Nå skal en hel masse skje og etter hver får en forhåpentligvis melding om Generation completed. Mens dette skjer viser en statusboks, som når jobben er gjort er som nedenfor En kan trykke på ShowDetails-knappen og se detaljert rapport om hva som har skjedd. Den mest interessante delen her er antakelig Device utilization summary:, den delen viser nedenfor Her viser hvor mye ressurser på FPGA-brikken modellen bruker, og vi ser at det for denne enkle modellen her er ganske lite. Dere må gjerne ta dette vinduet større, og rulle gjennom logg-fila og se på alt som er gjort og loggført. Når (hvis) alt er greitt er det laget en bit-fil, lab01a cw.bit, og en avslutter med å klikke på ok-knappen. Loggfil er litt endret i siste versjon av System Generator, Device utilization summary: tas ikke alltid med, også selve resultatet kan bli litt forskjellig, siste gang jeg kompilerte lab01a så ble Number of Slices

15 4 Impact, laste og kjøre ei bit-fil på FPGA. Figurene i denne delen kan bli litt små hvis dere skriver ut dokumentet, men figurene er ikke det viktigste her, og dessuten vil de vise godt hvis dere leser dokumentet med Acrobat Reader og gjerne bruker forstørrelse 300%. 1. Impact er et program fra Xilinx som brukes for å laste en ferdig lagret bitfil ned til FPGA utviklingskortet, og å starte dette programmet. Impact skal være installert på PCene på laben og finnes på Start-menyen i Windows, - Programmer - Xilinx ISE Designe Suite ISE - Accessories - impact. 2. Programmet startes, det er et DOS-vindu i bakgrunnen og en Windowsprogram i forgrunnen som har brukerdialogen. En kan få følgende advarsel impact Access Permission, det ser ut til å gå greitt om en ignorerer denne og trykker OK boksen. En får så et spørsmål om prosjekt, ofte vil en bruke impact i en større sammenheng med uttesting, debugging og feilretting og dermed er det hensiktsmessig med å organiseret arbeidet i ei prosjektfil. Vi skal kun laste bit-fila fra PC til utviklingskortet, men må likevel ha et prosjekt selv om vi ikke trenger det. Siden vi i praksis ikke bruker prosjektet kan vi bare la arbeidskatalogen være til default verdi. Vi starter et nytt prosjekt her (selv om vi senere lar være å lagre det), merker tilhørende valgboks og trykker OK boksen. 3. Deretter får en opp et dialogvindu som heter Welcome to impact. Vi skal nå Configure devices using Boundery-Scan (JTAG) Automatically, og trykker Finish-knappen. 15

16 4. Hvis alt gikk bra og kommunikasjon mellom PC og utviklingskort ble opprettet ok får en opp følgende bilde med beskjed om at en nå skal tilordne ei bit-fil. En velger bit-fil fra den katalogen der System Generator lagret den, sannsynligvis../netlist/ under den katalogen en brukte for Simulink, altså Matlab. 5. En må bekrefte at dette er konfigurasjonsfila og klikker på ok i denne dialogboksen. 6. En får en ny dialogboks som en bare godtar og går videre fra. 16

17 7. Når det er gjort får en opp et bilde som nedenfor. 8. En velger Program på menyen som spretter opp når en høyreklikker på enheten (bilde av FPGA-en). 9. Etter hvert kommer da forhåpentligvis følgende bilde opp med melding om at Programming Succeeded. Det er bra og da kjører programmet i FPGA-en, det vil si FPGA-utviklingskortet er konfigurert i henhold til lastet bit-fil. Nå skal programmet, bit-fila, kjøre på FPGA-kretsen. Hvis programmet er riktig blir da resultatet på utgang slik det skal ut fra signalet på inngangen. Dette sjekkes på oscilloskopet. 17

18 10. Ofte er det så at når ei bit-fil har kjørt ei stund så ønsker en å kjøre ei ny i stedet. En kan da høyre-klikke på enheten, i bildet som i punkt 7 her. Men nå velger Assign New Configuration File i stedet for Program i punkt En får da opp dialogboksen der en kan velge konfigurasjonsfil (som bilde i punkt 5) Her merker en den som alt er lastet og klikker på Removeknappen. En trykker så på Add-knappen og finner den nye konfigurasjonsfila, og trykker på ok-knappen. Når en finner fila som skal legges til er gjerne skjermbildet tilsvarende som nedenfor. 12. Når så ny konfigurasjonsfil er valgt må denne lastes ned. En høyreklikker på enheten (bilde av FPGA-en, skjermbildet i punkt 7) for å velge operasjon Program. Og nå fortsetter en med punkt 8, en godtar program valgene, og får til slutt forhåpentligvis igjen beskjed om at Programming Succeeded. 13. Et annet alternativ kan være å laste samme bit-fil ned til FPGA-en på ny. Det vil si bit-fil med samme navn men der en gjerne har gjort noen nye endringer siden sist. Det kan gjøres på samme måte som når en skifter bitfil: En kan da høyre-klikke på enheten, velger Assign New Configuration File, og får opp dialogboksen der en kan velge konfigurasjonsfil. Men nå tar en ikke Remove og Add, men trykker straks på ok-knappen. En må så høyreklikke på enheten (bilde av FPGA-en) for å velge operasjon. Og nå fortsetter en med punkt 8, en godtar program valgene, og får til slutt forhåpentligvis igjen beskjed om at Programming Succeeded. 18

19 5 Litt signalbehandling teori. Sampling med mer. Dette er et noe stikkordspreget og kladdepreget notat over noe av teorien fra signalbehandlingen. Det er det en bør kunne for å få utbytte av labøvingene i faget MIK200 anvendt signalbehandling. Mer detaljert og fullstendig informasjon om disse emne kan dere forhåpentligvis finne i deres favorittbok i signalbehandling. Her står det litt kort om Sampling, kvantisering og sample- og holdeelement A/D og D/A konverter Binær tallrepresentasjon 5.1 Sampling I et fysisk system er de fleste signaler kontinuerlige og analoge. Med kontinuerlig mener vi at de ved ethvert tidspunkt har en bestemt verdi, og at denne verdien i prinsippet kan fastsettes for et (uendelig) kort tidsrom. Med analog mener vi at forskjellen fra et tidspunkt til et annet tidspunkt kan være svært liten. Alle verdier mellom yttergrensene er mulig. Et eksempel på en slik fysisk verdi er temperatur. Et annet eksempel er lufttrykk, og svingninger i lufttrykket. Ved hjelp av måleteknikk så omdannes et fysisk signal til et elektrisk signal, gjerne en strøm eller ei spenning. For eksempel så kan lyd, det vil si svingninger i trykk, omdannes til et elektrisk signal (spenning) i en mikrofon. Sampling er diskretisering og kvantifisering. Diskretisering er en måling av (fysisk) verdi ved faste, gjerne regelmessige, diskrete tidspunkt. Når tid mellom to etterfølgende tidspunkt er T s = 1/f s får en det diskrete signalet x(k) ut fra det kontinuerlige signalet x(t) x(k) = x(t 0 + kt s ) (1) Kvantifisering er representasjon av den målte verdien med en begrenset oppløsning, ved et gitt antall bit. I en analog til digital konverter (A/D) gjøres både sampling og kvantifisering, påtrykt spenning måles i et (svært kort) tidsrom, målepunktet, og gjøres om til en digital verdi like etter. Noen nanosekunder senere er en klar til å måle spenningen for neste målepunkt. Den digitale representasjonen har gjerne en oppløsning på 8 til 20 bit. 19

20 Samplingsteoremet Et kontinuerlig signal (med endelig energi, og også noen andre betingelser) kan representeres som et integral av ulike frekvenskomponenter. der x(t) = 1 2π X(ω) = X(jω)e jωt dω (2) x(t)e jωt dt (3) Dette kalles Fourier transform av signalet. x(t) er en vekta sum av komplekse sinuser (e jωt ) der ω er frekvensen i radianer per sekund. En kan alternativt skrive frekvensen i Hertz og da har en X(f), der ω = 2πf, Proakis (kap 4) skriver stor f og ω altså F og Ω, merk at en får en skalering i ligningene over når en bruke f i stedet for ω. Siden et integral er en sum av uendelig mange små ledd kan vi si at signalet inneholder ulike frekvenskomponenter. Samplingsteoremet sier at hvis en sampler med en gitt frekvens, f s, så må ikke signalet en sampler innholde frekvenskomponenter med høyere frekvens enn Nyquist-frekvensen, f N = f s /2. Hvis signalet skulle inneholde høyere frekvenser så vil en få speiling om Nyquist-frekvensen. Det vil si at en i det diskrete signalet ikke kan skille mellom en frekvens og samme frekvens speilet om Nyquist-frekvensen. Samplingsteoremet sier også at hvis samplet signal kun inneholder frekvenskomponenter lavere enn Nyquist-frekvensen så kan det kontinuerlige samplede signalet gjenskapes perfekt ut fra det diskrete signalet. Oppsummering: T s, sampletid med enhet sekund [s]. f s = 1/T s, samplefrekvens med enhet Hertz (omdreininger per sekund). Hertz [Hz] er enheten 1/sekund [s 1 ]. ω s = 2πf s = 2π/T s, samplefrekvens med enhet radianer per sekund. f N = f s /2 er Nyquist frekvensen. En har også at en frevenskomponent i signalet kan uttrykkes med frekvensen f 1 [Hz] eller ω 1 [rad s 1 ], der perioden er T 1 = 1/f 1 = 2π/ω 1. Eksempel: En sampler med frekvens f s = 5 MHz (MegaHertz). Sampletida er da T s = 1/f s = 200 ns (nanosekund). Nyquist-frekvensen er da f N = f s /2 = 2.5 MHz, og signalet en sampler bør da ikke inneholde frekvenser over denne. Hvis det likevel gjør det vil en frekvens på for eksempel 3 MHz speiles om Nyquistfrekvensen og oppfattes på samme måte som en frekvens på 2 MHz, 4 MHz på signalet vil speiles til 1 MHz, 4.99 MHz vil speiles til 10 khz, 5.01 MHz vil også oppfattes som 10 khz. 20

21 5.2 A/D og D/A konvertering på P160-kortet Kvantifisering vil gi litt feil for hver verdi, men med de nøyaktige A/D konverterne som ofte brukes nå er dette som regel så lite at en ikke trenger bry seg om det. Imidlertid er det viktig at signalet befinner seg innenfor måleområdet for A/D konverteren, og at dette måleområdet utnyttes best mulig. Det er viktig å være klar over hvordan A/D konverteren virker, hvilket spenningsområde den virker innenfor og hvor mange bits oppløsning den har og om den er lineær innenfor området (noe den som regel er) og hva som skjer hvis signalet er utenfor lovlig område. En må også vite om det er analogt lavpass- (anti-aliasing-) filter på inngangen og eventuelt om det også er høypassfilter på inngangen. A/D konverter På P160 kortet er det to innganger med hver sin A/D konverter. De har begge 12 bits oppløsning og målefrekvensen er opp til 53 millioner sampler per sekund (Msps). Det er et anti-aliasing-filter på inngangene med knekkfrekvens f 3dB = 19.4 MHz. D/A konverter Når en skal gjenskape et kontinuerlig analogt (fysisk) signal ut fra et diskret kvantifisert signal bruker en en digital til analog konverter (D/A) og et holdeelement. En sender et digitalt signal inn til denne kretsen med en gitt frekvens som en gjerne også her kaller samplefrekvensen, f s, og dermed en gitt tid mellom hver sample, T s = 1/f s. Den digitale verdien gjøres om til en spenning (innenfor et definert område), og denne spenningen holdes konstant på utgangen i T s sekund til neste verdi gir en ny spenning på utgangen. Dette kalles et nullte ordens sample- og holdeelement. Resultatet er da en trappetrinnkurve ut fra D/A omformeren. En idell trappetrinnskurve (signal) inneholder uendelig høye frekvenser og det er jo ikke ønskelig, derfor er det ofte et lavpassfilter også på utgangen som filtrerer bort de høye frekvensene, og en sitter dermed igjen med det ønskelige analoge signalet på utgangen. På P160 kortet er det to utganger med hver sin D/A konverter. De har begge 12 bits oppløsning og målefrekvensen er opp til 165 millioner sampler per sekund (Msps). Det er et glatte-filter på utgangene med knekkfrekvens f 3dB = 28.4 MHz. 5.3 Binær tallrepresentasjon I digitale kretser representeres verdier som binære tall. Dette kan gjøres på flere ulike måter og det er viktig å vite hvordan dette gjøres. Spesielt når en jobber på så lavt nivå som en gjør når en setter opp (programmerer) en FPGA. Nedenfor brukes eksempel med B = 4 bit for hvert tall selv om en ofte mange flere bit. For en FPGA kan en bestemme nøyaktig hvor mange bit en skal bruke på de ulike steder i signalflyten, og hvordan de skal tolkes. 21

22 For positive verdier er det gjerne hensiktismessig med direkte binær representasjon, det vil si bitsekvensen 0000 er null, 0001 er en, og så videre opp til 1111 som er femten. En kan på denne måten med B bit representere alle heltall fra 0 til (2 B 1). Når en adderer to tall der begge har B bit så trenger en (B + 1) bit for resultatet for å unngå mulighet for overflyt. Subtraksjon kan i prinsippet ikke gjøres uten at en trenger en underflytskontroll. For P160 kortet har en A/D og D/A konvertere som omdanner gyldig spenningsområde til heltall fra 0 (laveste spenning) til (høyeste spenning). 2-er komplement er den vanligste (og beste) måten å representere negative og positive heltall på. En har da bitsekvensen 0000 er null, 0001 er en, og så videre opp til 0111 som er sju. For negative tall har en 1111 er minus en, 1110 er minus 2 og vider til 1000 som er minus åtte. En kan på denne måten med B bit representere alle heltall fra ( 2 B 1 ) til (2 B 1 1), med B = 4 fra -8 til 7. Dette er i mange sammenhenger en representasjon som det er greitt å regne med, og ofte takles også overflyt på en grei måte (når en vet at det kan skje og tar hensyn til det). Minus tallet dannes ved å snu alle bit og så legge til 1, vis 7 går til -7. Prøv gjerne selv med følgende eksempel: 2+5=7, 3+6=-7 (9-16), (-8)-5=(-8)+(-5)=3 (-13+16). Det er mer om tallrepresentasjon i lab Hexadesimal tallrepresentasjon En mer kompakt måte å skrive de binære tallrepresentasjonene på er å bruke hexadesimale siffer, 0-9, og A-F (a-f). En grupperer da 4 bit sammen og skriver tilhørende hexadesimale siffer i stedet for de fire binære siffer, ex: F. For å unngå sammenblandinger har en gjerne et prefiks foran det hexadesimale tallet, vi kan bruke 0x som i C og da blir 255 (desimalt) til (binært) og 0xFF (hexadesimalt). Se gjerne Wikipedia under Hexadecimal for mer. 22

23 MIK 200 Anvendt signalbehandling. Lab. 1, introduksjon. Student 1 Student 2 Resultat: (fylles ut av faglærer) godkjent / ikke godkjent Egenvurdering: Mål for læringsutbytte er: Få oversikt over systemet, utviklingsmiljøet med tilhørende dokumentasjon, og å kunne følge hovedflyten for utvikling av et program. Forstå teori om samling, AD- og DA-omforming og binær representasjon av heltall. For hver student angir dere her i hvor stor grad disse mål er nådd. Dere skal også selv vurdere resultatet av det arbeidet dere har gjort i denne øvinga, ved selv å gi karakter på deres besvarelse. Karakterskala er den vanlige fra A (best) til E (dårligst) og F (stryk). Egenvurderingstabell Student 1 Student 2 Læringsutbytte ved å få oversikt, spørsmål 1. Læringsutbytte for teoridel, spørsmål 2. Læringsutbytte for praktisk del, spørsmål 3-6. Resultat orienteringsdel, spørsmål 1. Resultat teoridel, spørsmål 2. Resultat praktisk del, spørsmål 3-4. Resultat praktisk del, spørsmål 5-6. Kommentarer: