Forelesning Optimalisering av μark Kap 4.4

Transkript

1 TDT4160 Datamaskiner Grunnkurs Forelesning 1.11 Optimalisering av μark Kap 4.4

2 Dagens tema Optimalisering av μark (4.4) Instruction Fetch Unit Mic-2 Samlebånd Mic-3 Instruksjonskø Mic-4

3 Optimalisering av μarkitektur Sist: i = j + k tok 23 klokkesykler Hvordan kan vi få ned utføringstiden? 1: Reduser antall klokkesykler, mao. færre mikroinstruksjoner Optimalisering av mikroprogram Flere busser (A-buss legges til Mic-1) 2: Gjør hver klokkesyklus kortere 3: Overlapp utføring av instruksjoner Eks: Hent neste instr. mens forrige utføres

4 Steg i utføring av IJVMinstr. 1. ALU øker PC med 1 2. PC brukes til å hente neste byte med IJVMprogramkode 3. Operander leses fra hovedlager 4. Operander skrives til hovedlager 5. ALU-operasjon utføres og svar skrives ALU brukes ofte, vanskelig med overlapp Ønsker å hente instr. n+1 mens n utføres

5 Frigjøring av ALU 2 ALUer? Unødvendig dyrt og komplisert Løsning: Spesialisert enhet for: Inkrementering av PC (PC = PC + 1) Henting av bytes med IJVM-programkode Sammensetting av 2-bytes operander

6 Instruction Fetch Unit (1/2) Henter 4 byte i slengen, ikke 1 Sist leste byte ligger i MBR1 (som før) Siste 2 leste bytes ligger i MBR2 (nytt) Oppdaterer PC hver gang MBR1/MBR2 leses MBR1: PC = PC + 1 MBR2: PC = PC + 2 Når det begynner å gå tomt for innleste bytes, leses 4 til IMAR nytt adresseregister, inneholder adresse til neste 4 byte-blokk PC inneholder adresse til neste byte (som før)

7 Instruction Fetch Unit (2/2)

8 Prefetch Henting av bytes (IJVM-programkode) før de trengs Hver gang MBR1/MBR2 leses, skiftes resterende bytes i skiftregister til høyre Når det er få bytes igjen, må vi hente flere Sirkel: Antall bytes igjen (tilstand)

9 Konsekvenser for μprogram Trenger ikke PC = PC + 1 IFU tar seg av inkrementering PC skrives bare til av mikroinstr. ved hopp Trenger ikke sette sammen 2-bytes operander (A-buss gir mindre bruk for H-register) Konsekvenser Kortere mikroprogram, mindre styrelager Færre klokkesykler per mikroprogram, bedre ytelse IFU koster litt, men verdt det

10 Mic-2

11 Mic-1 vs. Mic-2: ILOAD A-buss gjør iload1 unødvendig IFU gjør PC = PC + 1 unødvendig IFU gjør fetch unødvendig

12 Mic-2: i=k+j 14 klokkesykler mot 23 klokkesykler for Mic-1

13 Mic-3: Samlebånd Så langt: Hent samtidig med utfør Kan vi gjøre mer? Dele opp instruksjonsutføring i steg Hvert steg kortere enn hel utføring Steglengde bestemmer klokkesyklus Dermed kortere klokkesyklus enn før Utføre forskjellige steg for forskjellige instruksjoner samtidig Mål: Hele folket i arbeid!

14

15 Timingdiagram 1. Les fra register 2. Utfør ALU-op. 3. Skriv til register 4. (Hovedlageraksess)

16

17 Mic-3

18 A-B-C-register Sluser mellom utføringssteg Skrives til i slutten av klokkesyklus ( Latch er nivåstyrt, ikke flankestyrt) Sikrer at to instruksjoner ikke ødelegger for hverandre Eks: Operander til neste ALU-operasjon får ikke påvirke resultatet av forrige Gir 4 klokkesykler per instruksjon (3 + hovedl.) Men: Hver klokkesyklus er mye kortere!

19 Lite eksempel: swap1 Mic-2 Mic-3 MAR = SP 1; rd B = SP C = B-1 MAR = C; rd MDR = Mem Steg 1 i neste μinstr. kan starte samtidig med steg 2 i denne Antar at hovedlageraksess blir ferdig på ett steg (ikke helt realistisk)

20 Større eksempel: SWAP (1/2) Mic-2 kode vist over Nytt problem med samlebånd: Er verdier klare? swap3 leser MDR som blir skrevet pga. rd i swap1 Med overlapping er det mulig at swap3 leser før verdi blir skrevet FEIL! Les-etter-skriv eller sann dataavhengighet

21 Større eksempel: SWAP (2/2) Ser at Swap3 ikke kan starte i klokkesyklus 3 Veldig viktig å passe på!

22 Dagens oppgave Iload1 Iload2 Iload3 Cy MAR=LV+MBR1U; rd MAR=SP=SP+1 TOS=MDR; wr; goto(mbr1) 1 A = LV; B = MBR1U 2 C = A + B 3 MAR = C; rd 4 MDR = Mem Fyll inn utføringssteg på rett plass

23 Ytelse k-stegs samlebånd Syklustid: τ = max[τ i ] + d = τ m + d τ m Tiden ett steg i samlebåndet tar Tidsforbruk for utføring av n instruksjoner: Først k sykler før første instr. er ferdig Så en instruksjon pr. syklus for resterende n-1 T k = [k + (n-1)]τ Uten samlebånd: T 1 = nkτ Forbedring: T 1 T k = nk [kn1 ] (n=1000, k=6 gir 5,97)

24 Hopp og prefetch Forutsetter at man vet adressene til μinstruksjonene som skal utføres snart Greit ved sekvensiell utføring Ikke greit ved hoppinstruksjoner Eks: goto (MBR) Mulig strategi Sjekk om siste μinstr. er en hoppinstruksjon Hvis nei, hent videre Hvis ja, stopp inntil etterfølgende μinstr. er klar

25 Mic-4: 7-stegs samlebånd 1. Hent instruksjoner (som før) 2. Finn type og lengde på instruksjon 3. Finn mikroprogram og legg mikroinstruksjonene i dette mikroprogrammet i en kø 4. Hent operander (som før) 5. Utfør ALU-operasjon (som før) 6. Skriv til register (som før) 7. Hovedlageraksess (som før)

26 Dekoding og instruksjonskø Dekoding Slå opp på Opcode (første instr.byte) Finn instr.lengde og adresse til mikroprogram Trenger instr.lengde for å skille opcode fra operander Instruksjonskø Inneholder styrelager og kø Kopierer mikroprogram til kø Hvis finner hoppinstr., stopp til adresse er kjent Hvis ikke hoppinstr., få neste fra dekoder

27 Mic-4