Johan Alme Høgskolen i Bergen
|
|
- Leon Haaland
- 8 år siden
- Visninger:
Transkript
1 Bruk av feilinjeksjon for å bestemme påvirkningen strålingseffekter har på en SRAM basert FPGA. Johan Alme Høgskolen i Bergen FPGA forum 2012, Trondheim Feb
2 Stråling Kan forenklet beskrives som en mekanisme for overføring ("transport") av energi fra en strålekilde til et materiale. - Statens Strålevern
3 Strålingseffekter og FPGA RAM RAM RAM RAM Q Q SET CLR D Q Q SET CLR D RAM RAM Q Q SET CLR D Q Q SET CLR D Transistor Transistor + Transistor
4 ALCE og LHC TPC detektor
5 Stråling ved CERN Hvordan oppfører elektronikk seg i et slikt miljø?
6 ALCE TPC Elektronikk Ca 5000 kretskort Ca 6000 FPGAer Samlet vekt på elektronikken er flere tonn! NB: Denne teknologien startet sitt utviklingsløp i ppgraderinger er nå diskutert
7 Hvor er elektronikken plassert? 216 Xilinx Virtex-2 pro midt i strålingssonen. Så hvorfor ble kommersielle komponenter valgt?
8 Aktiv Partiell Rekonfigurasjon Gir mulighet til å lese og/eller skrive konfigurasjonsminnet mens FPGAen er konfigurert uten å påvirke designet. Visse begrensninger: Dette gjelder ikke BRAM Kan ikke bruke SRL16 minneer i designet. SRL minne er bruker LUTene til RAM. Denne RAMen er konfigurasjonsramen. Konfigurasjonsminnet til Xilinx er inndel i frames. Dette er den minste adresserbare enheten. Det er mulig å lese og skrive enkle frames. Xilinx Virtex-2 pro 936 frames som kan rekonfigureres. Frame størrelse: 484 bytes Major frame 0.0 Major frame 0.1 Major frame n.n Minor frame buffer Minor frame 0 Minor frame 1 Minor frame n Minor frame 0 Minor frame 1 Minor frame n Minor frame 0 Minor frame 1 Minor frame n
9 Rekonfigurasjonsnettverk Komponenter: Strålingstolerant Flashminne Strålingstolerant Flash basert FPGA Xilinx Virtex- pro DCS kort: Embedded PC med Linux Virkemåte: RCU support FPGA leser og sammenligner Flash innhold mot konfigurasjonsminnet på Xilinx. Er det ulikheter blir framen med feil overskrevet. Data Acquisition System SU card SU FPGA Trigger System TTCrx ASC DCS board embedded computer Channel A Channel B Clock RCU main FPGA DCS bus (32 bit) SelectMap F Detector Control System DCS t board FPGA w/ ARM cpu 16 bit bus RCU support FPGA DCS Flash Memory Device w/ Linux RCU motherboard RCU Flash Memory Device Reconfiguration Network ALTR bus A/B Front End Cards
10 Xilinx FPGA kode Delen av designet som er markert i rød skygge er aktivt under datautlesning. Dette er ca 98% av total designstørrelse. Designet bruker ca 90% av e ressurser på FPGAen. Konsekvens: TMR eller andre mitigansjonsteknikker er nesten ikke benyttet. Control Node Monitoring Module Result Memory DCS bus DCS interface RCU bus protocol Safety Module Status Memory Front end control bus interface Readout Node RCU bus protocol nstruction Sequencer nstruction Memory nstructions Readout List Memory Hit List Memory Data Mem A0 & A1 Channel Readout Unit A ALTR F A RCU Decoder and Bus Arbiter RCU bus Result Unit Result Memory Data Mem B0 & B1 ALTR F B Trigger Receiver CDH FF Event Manager ALTR nterface Data Assembler SU interface FC Branch A FC Branch B ALTR Branch A 40 bit Result & Status ALTR Branch B 40 bit RCU bus protocol Channel Readout Unit B Triggers CDH (32 bit) Triggers & Messages RCU bus protocol DDL Formatted Data (32 bit) CDH (32 bit) ALTR Raw Data (40 bit) SU bus 32 bit
11 FPGA editor screenshot
12 Plot av konfigurasjonsfilen. GCLK, B, & LE BRAM BRAM interconnect
13 DDL fiber optical link RCU Fiber optical link Feilinjeksjon njeksjon av feil via Aktiv Partiell Rekonfigurasjon. Mulig av to årsaker: Busy Box Linux på DCS kortet. Bus arkitekter mellom DCS og RCU hovedkort. RRC Local Trigger Unit With Linux PC with Linux (DAQ & DCS) Ethernet Switch DCS board With Linux RCU SU card DCS board RCU board Flash Mode Software Linux incl. drivers Altera FPGA incl. ARM core 8 bit data 23 bit address 5 bit ctrl RCU Flash Memory Device selectmap Mode Software Linux incl. drivers Altera FPGA incl. ARM core 8 bit data 7 bit ctrl RCU Xilinx- vp 7 Selectmap Bus nterface 32 bit RCU Xilinx- vp 7 Selectmap Bus nterface Normal Mode Linux incl. drivers Altera FPGA incl. ARM core 16 bit Software 32 bit data 16 bit address 3 bit ctrl RCU Actel APA075 Feilinjeksjon-SW på DCS kort gjør det mulig å lage et testoppsett som er helt likt det reelle oppsettet. Samme programmeringsfil. Helt lik funksjon og oppførsel! RCU Flash Memory Device Branch A FECs Branch B FECs
14 Feilinjeksjon Connect to all sub systems testprosedyre nitialize System Ekte data (hentet fra reelle hendelser) lastet opp i bufferminnet på Frontende kortene. Reset RCU/ Upload pedestials nject SEU Write to inject logfile * SEU blir injisert i en frame. Framenummer og bitposisjon blir loggført ssue trigger from LTU Trigger blir sendt starter utlesningsprosess. Verify event Write to result logfile * Data blir validert i mottager PC. Loggføres: Run 1 cycle FRVC * All events written to log Krasj Datamengde Bitfeil SEU korrigert Yes Readout stopped? No More events? Yes Reinitialize system No Disconnect/ Fnished
15 Resultater () Antall bitflip injisert: Feil kategorisert i 2 typer: 1. Krasj medfører full rekonfigurering 2. Datafeil 1. Feil størrelse 2. Bitfeil Kan medføre ustabilt system Målingene viser en Poisson fordeling på feilene. Dette passer bra med at de er statistisk uavhengige
16 Resultater () Feiltype Totalt antall feil Feil/SEU[%] SEUP [SEU/feil] Alle ,02 ~19,9 Krasj ,07 ~93,5 Alle datafeil ,94 ~25,4 Størrelse ,21 ~82,6 Bitfeil ,73 ~36,6 Xilinx konservativt anslag: SEUP: 10 SEU/feil Testingen viser at designet er bedre enn dette.
17 Resultater () BRAM C frames BRAM C frames SEU som fører til krasj SEU som fører til datafeil nteressant observasjon: -Nesten ingen SEU i BRAM interconnect fører til krasj -Mange SEU i BRAM interconnect fører til datafeil
18 Reelle målinger RCU support FPGA gjør det mulig å føre statistikk over antall SEUs under operasjon. Hver SEU er loggført med tilhørende framenummer. Statistikken er lagret i en database og data fra perioden Mai August i fjor ble analysert* Totalt antall SEU (fordelt på 216 RCU kort): 1552 ca 7.2 per RCU ntegrert luminositet i perioden: 2840 nb -1 Luminositet er en måleenhet kan sies å angi partikkeltettheten til strålen. ntegrert luminositet er proposjonal med antall kollisjoner innenfor en gitt periode *Dette arbeidet ble utført av Ketil Røed og er publisert i JNST Desember 2011
19 Resultater Det er en tydelig korrelasjon mellom integrert luminositet og antall SEU Dette kan vi se på som sensitiviteten til FPGA typen. Gjennomsnittsverdi: 0.49 SEU/nb -1 Estimert antall funksjonelle feil i perioden Mai - August: Totalt: 77.9 feil Krasj: 16.6 feil Feilrate: 0,13 krasj/døgn Loggførte og analyserte feil i perioden 1. Mai 16. Juni ~4 krasj som kan ha sammenheng med SEU Feilrate: ~0.9 krasj/døgn* * Luminositeten øker noe i perioden Mai August så det er legitimt å anta at det kan ha vært flere feil på slutten av perioden enn på starten.
20 Hva kan dette brukes til? Basert på feilinjeksjon og på reelle målinger av SEU er det mulig å estimere et totalt antall feil som vil skje ved økende integrert luminositet. Den integrerte luminositeten er planlagt og økes med en faktor 10 i løpet av de neste 6 årene. Endres designet må ny feilinjeksjon gjennomføres. Antall SEU er kun bestemt at strålingsmiljø og teknologi. Antall funksjonelle feil er også bestemt av design Endres FPGA-typen må nye målinger gjøres Sensitiviteten til RAM cellene er ikke nødvendigvis lik.
21 Konklusjon Nå: Studien som har blitt gjort er viktig for å kunne forstå og tolke feilsituasjoner som oppstår i daglig drift av ALCE TPC detektoren. Skyldes en situasjon strålingsfeil eller andre typer feil? Feilinjeksjon har vist seg å være et godt verktøy for å øke robustheten til designet. Fremtidige oppgraderinger: ppgraderinger av elektronikken er diskutert i disse dager. Fokus: Økt datarate mer fysikk Studien viser at feilraten ved økt integrert luminositet kan bli den store begrensningen på systemet med nåværende løsning. Designvalgene ved neste generasjons utlesningelektronikk må ta hensyn til strålingsmiljøet.
22 (Direkte) Bidragsytere Johan Alme Høgskolen i Bergen Ketil Røed, Attiq Ur Rehman CERN/Universitetet i Bergen Kjetil Ullaland, Dominik Fehlker: Universitetet i Bergen Christian Lippmann, Magnus Mager: GS Frankfurt, CERN
SRAM basert FPGA INF H10 1
SRAM basert FPGA Prinsipp: SRAM-minne inne i FPGA lagrer kretsens konfigurasjon Fordeler Kan reprogrammeres uendelig mange ganger Plass til mye logikk Kan lett endre funksjonaliteten til systemet Trenger
DetaljerAvanserte byggeblokker (Maxfield kap.13 og 17)
Avanserte byggeblokker (Maxfield kap.13 og 17) Innhold: Kap 13: Embedded prosessorer (prosessorkjerner) Kap 17: Virtuelle komponenter (Intellectual Properties - IPs) INF3430 - H11 1 Organisering av kretskort
DetaljerHvorfor lære om maskinvare*?
Litt om maskinvare Hvorfor lære om maskinvare*? Hovedoppgaven til et OS er å styre maskinvare Må ha grunnleggende kjennskap til maskinvare for å forstå hvordan OS fungerer Skal bare se på grunnleggende
DetaljerTDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte
1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Kapittel 3: Digital logic level 3 Nivå 0: Digtalekretsar Fundamentale komponentar AND, OR, NOT,NAND, NOR XOR porter D-vipper for lagring av ett bit
DetaljerVi anbefaler at du setter deg litt inn i maskinen på forhånd. Det er en DELL Optiplex 620.
Oppgave lab Vi anbefaler at du setter deg litt inn i maskinen på forhånd. Det er en DELL Optiplex 620. Søk etter denne maskinen på nettet. Alle oppgavene skal dokumenteres på din studieweb med tekst og
DetaljerDel1: Setup: BIOS. 2. Hvor mye Internminne har den? 3GB DDR2
Del1: Setup: BIOS 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. CPUen er en Intel Pentium D, og har følgende tekniske egenskaper: Clock-speed = 3GHz Bus-speed = 800MHz ID =
DetaljerINF3430/4431. Kretsteknologier Max. kap. 3
INF3430/4431 Kretsteknologier Max. kap. 3 Kretsteknologier (Max. kap. 3) Programmerbar logikk kretser (PLD): Simple Programmable Logic Device (SPLD) Complex Programmable Logic Devices (CPLD) Field Programmable
DetaljerDagens temaer. Fra kapittel 4 i Computer Organisation and Architecture. Kort om hurtigminne (RAM) Organisering av CPU: von Neuman-modellen
Dagens temaer Fra kapittel 4 i Computer Organisation and Architecture Kort om hurtigminne (RAM) Organisering av CPU: von Neuman-modellen Register Transfer Language (RTL) Instruksjonseksekvering Pipelining
DetaljerDatamaskinens oppbygning og virkemåte
Datamaskinens oppbygning og virkemåte Laboppgave Sasa Bakija, 08DAT Del 1: Setup BIOS 1. DELL Optiplex GX270 har en Intel Pentium 4 CPU med buss speed på 800 Mhz og klokkefrekvens på 2.80 Ghz. 2. Internminne
DetaljerTDT4160 Datamaskiner Grunnkurs Gunnar Tufte
1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Kapittel 4: Microarchitecture level 3 Ny Arkitektur: IJVM 4 Instruksjonsett Stack basert 5 Mikroprogramm 0001010010000000000000111 001111000000010000001000
DetaljerINF2270. Datamaskin Arkitektur
INF2270 Datamaskin Arkitektur Hovedpunkter Von Neumann Arkitektur ALU Minne SRAM DRAM RAM Terminologi RAM Signaler Register Register overføringsspråk Von Neumann Arkitektur John von Neumann publiserte
DetaljerTDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte
1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Bussar og busshierarki Tape Optical Bus 3 CPU og buss komunikasjon Tape Optical Bus 4 Buss linjer Bus Adr/data Bit 0 Adr/data Bit 1 Adr/data Bit 2 Adr/data
DetaljerDatamaskinens oppbygning
Datamaskinens oppbygning Håkon Tolsby 18.09.2014 Håkon Tolsby 1 Innhold Hovedenheten Hovedkort Prosessor CISC og RISC 18.09.2014 Håkon Tolsby 2 Datamaskinens bestanddeler Hovedenhet Skjerm Tastatur Mus
DetaljerI dag. Minne typar Minne mot bussar (fysisk grensesnitt generelt) Meir buss
1 I dag Minne typar Minne mot bussar (fysisk grensesnitt generelt) Meir buss 2 3 Lagerhierarki 4 Minne type: Aksess 5 Minne type: Aksess Synkron / Asynkron Synkron Inn/ut lesing av data følgjer klokka
DetaljerTDT4160 Datamaskiner Grunnkurs 2008. Gunnar Tufte
1 TDT4160 Datamaskiner Grunnkurs 2008 Gunnar Tufte 2 Dagens forelesing Kapittel 1 Datamaskinsystem Kapittel 2 start 3 Gunnar Fakta Datamaskingruppa Biologisk inspirerte system: Unconvential Computing Machines
DetaljerBussar. Tilgong til buss (Three state buffer) Synkron / Asynkron Serielle bussar Parallelle bussar Arbitrering: Kven kontrollerar bussen
1 Bussar Tilgong til buss (Three state buffer) Synkron / Asynkron Serielle bussar Parallelle bussar Arbitrering: Kven kontrollerar bussen 2 Buss tilkopling Bus Adr/data Bit 0 Adr/data Bit 1 Adr/data Bit
DetaljerDigital logic level: Oppsummering
1 Digital logic level: Oppsummering 2 Nivå 0: Digtalekretsar Ai Bi Ci-1 Fundamentale komponentar AND, OR, NOT,NAND, NOR XOR porter D-vipper for lagring av ett bit Samansette komponentar Aritmetiske kretsar
Detaljer6105 Windows Server og datanett
6105 Windows Server og datanett Labøving: Maskinvare Oppgave a: Fysisk maskinvare Undersøk den fysiske maskinen din, og finn opplysninger om maskinvaren i denne, slik at du kan fylle ut mest mulig i tabellen
DetaljerNy generasjon PC-basert styring fra Siemens. SIMATIC S7-1500 Software Controller
Ny generasjon PC-basert styring fra Siemens SIMATIC S7-1500 Software Controller siemens.no/industri Software Controller - Hva er en software controller? - Hvordan skiller en software controller seg fra
DetaljerDagens temaer. Architecture INF ! Dagens temaer hentes fra kapittel 3 i Computer Organisation and
Dagens temaer! Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture! Enkoder/demultiplekser (avslutte fra forrige gang)! Kort repetisjon 2-komplements form! Binær addisjon/subtraksjon!
DetaljerDagems temaer. kapittel 4 i Computer Organisation and Architecture. av CPU: von Neuman-modellen. Transfer Language (RTL) om hurtigminne (RAM)
Dagems temaer Fra Kort Organisering Register kapittel 4 i Computer Organisation and Architecture om hurtigminne (RAM) av CPU: von Neuman-modellen Transfer Language (RTL) Instruksjonseksekvering Pipelining
DetaljerDagens tema. Dagens tema hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er. Tellere og registre
Dagens tema Dagens tema hentes fra kapittel 3 i Computer Organisation and Architecture Sekvensiell logikk Flip-flop er Tellere og registre Design av sekvensielle kretser (Tilstandsdiagram) 1/19 Sekvensiell
DetaljerEn mengde andre typer som DVD, CD, FPGA, Flash, (E)PROM etc. (Kommer. Hukommelse finnes i mange varianter avhengig av hva de skal brukes til:
2 Dagens temaer Dagens 4 Sekvensiell temaer hentes fra kapittel 3 i Computer Organisation and Architecture Design Flip-flop er av sekvensielle kretser Tellere Tilstandsdiagram og registre Sekvensiell Hvis
DetaljerINF1400 Kap 0 Digitalteknikk
INF1400 Kap 0 Digitalteknikk Binære tall (ord): Digitale signaler: Hva betyr digital? Tall som kun er representert ved symbolene 0 og 1 (bit s). Nøyaktighet gitt av antall bit. (avrundingsfeil) Sekvenser
DetaljerINF2270. Datamaskin Arkitektur
INF2270 Datamaskin Arkitektur Hovedpunkter Von Neumann Arkitektur ALU Minne SRAM DRAM RAM Terminologi RAM Signaler Register Register overføringsspråk Von Neumann Arkitektur John von Neumann publiserte
DetaljerDagens temaer. temaer hentes fra kapittel 3 i Computer Organisation. av sekvensielle kretser. and Architecture. Tilstandsdiagram.
Dagens temaer 1 Dagens Sekvensiell temaer hentes fra kapittel 3 i Computer Organisation and Architecture logikk Flip-flop er Design av sekvensielle kretser Tilstandsdiagram Tellere og registre Sekvensiell
DetaljerLitt mer om Arduino. Roger Antonsen Sten Solli INF1510 31. januar 2011
Litt mer om Arduino Roger Antonsen Sten Solli INF1510 31. januar 2011 ARDUINO Input (Data) Prosessering Output Arduino Man kan bruke de 3 elementene i varierende grad, og også kutte noen helt ut. Det finnes
DetaljerFræna transformatorstasjon - leveranser fra Siemens
Fræna transformatorstasjon - leveranser fra Siemens Presentert av Andreas Lien markedssjef transmisjonsanlegg 420 kv 132 kv 400 V Rammeavtale med Statnett kontrollanlegg - teknisk løsning Statnett s evalueringskriterier
DetaljerLabOppgave. 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en.
LabOppgave Del 1 Setup - BIOS: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Svar: Intel (R) pentium D CPU 3,20Ghz Clock speed: 3,20 Ghz Bus speed: 800 Mhz L2 Cache. 4 MB ID:
DetaljerFagprøve. Elektrofag Videregående kurs 2. Serviceelektroniker REFORM 94. Februar 2006
REFORM 94 Fagprøve Elektrofag Videregående kurs 2 Serviceelektroniker Februar 2006 UNIVERSITETET I BERGEN Institutt for geovitenskap Allé gt. 41, 5007 Bergen Fagprøve VK2 serviceelektroniker Situasjonsbeskrivelse
DetaljerKapittel 4: Microarchitecture level
1 Kapittel 4: Microarchitecture level 2 Kapittel 4: Microarchitecture level 3 Kva er og Kva gjer Realisera Instruction Level Architecture (ISA) 4 Nivå 2: Instruksjonssetarkitektur (ISA) Instruksjonssettark.
DetaljerTDT4160 Datamaskiner Grunnkurs 2008. Gunnar Tufte
1 TDT4160 Datamaskiner Grunnkurs 2008 Gunnar Tufte 2 Auka yting 3 Auka yting CPU 4 Parallellitet Essensielt for å øke ytelse To typer: 1) Instruksjonsnivåparallellitet Fleire instruksjonar utføres samtidig
DetaljerInnhold. 2 Kompilatorer. 3 Datamaskiner og tallsystemer. 4 Oppsummering. 1 Skjerm (monitor) 2 Hovedkort (motherboard) 3 Prosessor (CPU)
2 Innhold 1 Datamaskiner Prosessoren Primærminnet (RAM) Sekundærminne, cache og lagerhierarki Datamaskiner Matlab Parallell Jørn Amundsen Institutt for Datateknikk og Informasjonsvitenskap 2010-08-31 2
DetaljerDM6814/DM5814 User s Manual
(Real Time Devices) Table 1-1 Factory Settings Switch/ Jumper Function Controlled Factory Settings (Jumpers Installed) P4 Connects a P14 jumper selectable interrupt source to an interrupt
Detaljerhvor mye hurtigminne (RAM) CPU en kan nyttiggjøre seg av. mens bit ene betraktet under ett kalles vanligvis et ord.
Oppbygging av RAM Sentrale begreper er adresserbarhet og adresserom Adresserbarhet: Antall bit som prosessoren kan tak samtidig i én operasjon (lese- eller skrive-operasjon). 9.. INF Antall bit som kan
DetaljerTDT4160 Datamaskiner Grunnkurs 2011. Gunnar Tufte
1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Lager 2.1 2.2 Hard disc Tape storage RAM Module Optical disc Register bank Core memory 3 Ein-prosessor maskin 4 Lager og prosessor overordna Tape Optical
DetaljerDen digitale jernbanen
Den digitale jernbanen Jernbaneverket Oslo 26.januar 2016, Sverre Kjenne, Direktør Signal og Tele Hensikten er å gi en introduksjon av den digitale revolusjonen i norsk jernbane Jeg kommer til å si at
DetaljerHvorfor lære om maskinvaren*?
Litt om maskinvare Hvorfor lære om maskinvaren*? Hovedoppgaven til et OS er å styre maskinvare Vi må ha grunnleggende kjennskap til maskinvarens oppbygging for å forstå hvordan OS fungerer Skal bare se
DetaljerFortsetelse Microarchitecture level
1 Fortsetelse Microarchitecture level IJVM 2 Implementasjon Detaljar for å utføre instruksjonssettet Ein gitt implementasjon har ein gitt yting Endre ytinga Teknologi (prosess) Transistor implementasjon
DetaljerDagems temaer INF ! Fra kapittel 4 i Computer Organisation and Architecture. ! Kort om hurtigminne (RAM)
Dagems temaer! ra kapittel 4 i Computer Organisation and Architecture! Kort om hurtigminne (RAM)! Organisering av CPU: von Neuman-modellen! Register Transfer Language (RTL)! Instruksjonseksekvering! Pipelining
DetaljerINF3430. Kretsteknologier Programmeringsteknologier VHDL-Access datatyper
INF3430 Kretsteknologier Programmeringsteknologier VHDL-Access datatyper l l l Programmable Read Only Memory a b c Predefined link Programmable link a b c Predefined link Programmable link Address 0 Address
DetaljerKjenn din PC (Windows7)
Kjenn din PC (Windows7) Denne delen handler om hva man kan finne ut om datamaskinens hardware fra operativsystemet og tilleggsprogrammer. Alle oppgavene skal dokumenteres på din studieweb med tekst og
DetaljerIdriftsette EGX300 EGX300. Ethernet (krysset kabel eller via Switch) Modbus. 24VDC Power. Slave 1 Slave 2 Slave 3
Idriftsette EGX300 Ethernet (krysset kabel eller via Switch) EGX300 Modbus 24VDC Power Slave 1 Slave 2 Slave 3 Idriftsette EGX300 Meny Opprette lokalt nettverk Endre IP addresse på PC (Windows XP) Tilkoblinger
DetaljerInput/Output. når tema pensum. 13/4 busser, sammenkobling av maskiner /4 PIO, DMA, avbrudd/polling
Input/Output når tema pensum 13/4 busser, sammenkobling av maskiner 8.2 8.4 20/4 PIO, DMA, avbrudd/polling 8.5 8.6 in 147, våren 1999 Input/Output 1 Tema for denne forelesningen: sammenkobling inne i datamaskiner
DetaljerDagens temaer. Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture. Sekvensiell logikk. Flip-flop er
Dagens temaer Dagens temaer hentes fra kapittel 3 i Computer Organisation and Architecture Sekvensiell logikk Flip-flop er Design av sekvensielle kretser Tilstandsdiagram Tellere og registre INF2270 1/19
Detaljer2. Hvor mye Internminne har den? Svar: 2GB
Del 1 Setup - BIOS I setup skal dere finne ut: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Intel Pentium D Processor clock speed: 3GHz Processor bus speed: 800 MHz Processor
DetaljerTeoretisk minnemodell Flyktig minne - SRAM -DRAM Ikke-flyktig minne -ROM -EPROM - EEPROM Flash
Hovedpunkter Kapittel 7 Minne Teoretisk minnemodell Flyktig minne - SRAM -DRAM Ikke-flyktig minne -ROM -EPROM - EEPROM Flash 2 Minne - generelt Minne teoretisk cellestruktur Generelt minne Hvert bit lagres
DetaljerTwidoSuite kommunikasjon
TwidoSuite kommunikasjon TwidoSuite kursunderlag: Kommunikasjon via Modbus seriell, Ethernet, Remote link, ASCII, CanOpen og AS-i. Macroer for kommunikasjon Modbus 2 Modbus port Bruk programmeringsporten
DetaljerHP ConvergedSystem 700 Vidar Audum
HP ConvergedSystem 700 Vidar Audum Copyright 2014 Hewlett-Packard Development Company, L.P. The information contained herein is subject to change without notice. Visjon møter virkelighet Virtualisering
DetaljerOversikt. Historie Struktur Moderne UNIX systemer Moderne UNIX kernel struktur 1 UNIX. 2 Linux. 3 Process. 4 Process models
Oversikt UNIX 1 UNIX Historie Struktur Moderne UNIX systemer Moderne UNIX kernel struktur 2 Linux 3 Process 4 Process models 5 Hvordan kjøre operativsystemet 6 Prosesshåndtering i UNIX SVR4 Lars Vidar
DetaljerTDT4160 17. AUGUST, 2013, 09:00 13:00. Norwegian University of Science and Technology Engineering The Department of Computer and Information Science
Norwegian University of Science and Technology Engineering The Department of Computer and Information Science TDT416 DATAMASKINER GRUNNKURS EKSAMEN 17. AUGUST, 213, 9: 13: Kontakt under eksamen: Gunnar
DetaljerClock speed 3.20GHz Bus Speed 800MHz L2 Cache 4MB 2 Cores Ikke Hyperthreading 64 BIT
1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Clock speed 3.20GHz Bus Speed 800MHz L2 Cache 4MB 2 Cores Ikke Hyperthreading 64 BIT 2. Hvor mye Internminne har den? 3. Hvor
DetaljerProgrammerbar logikk. CPLD og FPGA. Fys3270(4270)
Programmerbar logikk CPLD og FPGA Agenda CPLD (Complex PLD) Arkitektur CPLD familier Timingmodeller Programmering FPGA (Field Programable Gate Array) Arkitekturer Eksempel på FPGA teknologier Antifuse
DetaljerInternminnet. Håkon Tolsby Håkon Tolsby
Internminnet Håkon Tolsby 26.09.2017 Håkon Tolsby 1 Innhold: Internminnet RAM DRAM - SDRAM - DDR (2, 3, 4, 5) ROM Cache-minne 26.09.2017 Håkon Tolsby 2 Internminnet Minnebrikkene som finnes på hovedkortet.
DetaljerFetch Datamaskinen henter en instruksjon i form av et tall eller en rekke tall fra programminne.
DEL 1 - SETUP BIOS Oppgave 1 Maskinen har intel Core 2 Duo E6400. Fetch Datamaskinen henter en instruksjon i form av et tall eller en rekke tall fra programminne. Decode Når datamaskinen dekoder koden
DetaljerINF3430/4431. Introduksjon til VHDL Spartan starterkit Spartan-3 FPGA
INF3430/4431 Introduksjon til VHDL Spartan starterkit Spartan-3 FPGA Agenda Hva skal vi gjøre i INF3430/4431? VDHL simulering/syntese Place & Route til FPGA Prøve ut design i ekte hardware Hvorfor VHDL
DetaljerVIAVI OTDR FOSS AS En oppdatering
VIAVI OTDR FOSS AS En oppdatering OTDR målinger Testing av fiber med en OTDR vil gi nyttig informasjon både i forbindelse med slutt-test av anlegg og ved feilsøking på anlegg: - Lengdeinformasjon (til
DetaljerUNIVERSITETET I OSLO
UNIVERSITETET I OSLO Det matematisk-naturvitenskapelige fakultet Eksamen i Eksamensdag: 13. juni 2013 Tid for eksamen: 14.30 18.30 Oppgavesettet er på 9 sider. Vedlegg: Tillatte hjelpemidler: INF2270 Datamaskinarkitektur
DetaljerElektronikk for produktutviklere
Elektronikk for produktutviklere Øyvind Harboe, General Manager, Zylin AS Zylin AS Opprettet 1.1.2002 Embedded elektronikk tjenester 2009 : 5 ansatte Kunder i Stavanger, Oslo, USA, France, Germany Produkter:
DetaljerTonje Thøgersen, Daniel Svensen Sundell, Henrik Smedstuen
Oppgave lab Tonje Thøgersen, Daniel Svensen Sundell, Henrik Smedstuen Vi anbefaler at du setter deg litt inn i maskinen pa forha nd. Det er en DELL Optiplex 620. Søk etter denne maskinen pa nettet. Alle
DetaljerDagens temaer. Dagens temaer hentes fra kapittel 3 i læreboken. Oppbygging av flip-flop er og latcher. Kort om 2-komplements form
Dagens temaer Dagens temaer hentes fra kapittel 3 i læreboken Oppbygging av flip-flop er og latcher Kort om 2-komplements form Binær addisjon/subtraksjon Aritmetisk-logisk enhet (ALU) Demo av Digital Works
DetaljerInnhold. Virtuelt minne. Paging i mer detalj. Felles rammeverk for hukommelseshierarki. 02.04.2001 Hukommelseshierarki-2 1
Innhold Virtuelt minne Paging i mer detalj Felles rammeverk for hukommelseshierarki 02.04.200 Hukommelseshierarki-2 Virtuelt minne Lagringskapasiteten i RAM må deles mellom flere ulike prosesser: ûoperativsystemet
DetaljerDesign med ASIC og FPGA (Max kap.7 og 18)
Design med ASIC og FPGA (Max kap.7 og 18) Innhold: Begrensninger/muligheter å ta hensyn til ved FPGA design som en normalt slipper å tenke på med ASIC design. Migrering mellom FPGA og ASIC INF3430 - H12
DetaljerMarius Rogndalen Karlsen, Informatikk Lab oppgave
Marius Rogndalen Karlsen, Informatikk Lab oppgave Del 1 Setup BIOS Jeg var på gruppe med Anders Gjerløw og Gustav Due på laboppgaven. 1. Maskinen har en Intel Core 2 CPU 6600 @ 2.40GHz. Clock Speed på
DetaljerJA-82K OASiS Enkel oppstart
JA-82K OASiS Enkel oppstart Installering av dette systemet skal bare gjøres av autorisert montør. Produsent / importør kan ikke gjøres ansvarlig for noen skade eller konsekvens relatert til feilaktig montering
Detaljer! Ytelsen til I/O- systemer avhenger av flere faktorer: ! De to viktigste parametrene for ytelse til I/O er:
Dagens temaer! Ulike kategorier input/output! Programmert! Avbruddstyrt! med polling.! Direct Memory Access (DMA)! Asynkrone vs synkrone busser! Med! Fordi! -enheter menes de enheter og mekanismer som
DetaljerHovedkort, brikkesett og busser
Hovedkort, brikkesett og busser Håkon Tolsby 20.09.2015 Håkon Tolsby 1 Innhold Hovedkort Brikkesett Internbussen Systembussen Utvidelsesbussen 20.09.2015 Håkon Tolsby 2 Hovedkortet Engelsk: Motherboard
DetaljerDel 1 Setup - BIOS Oppgaver: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en.
Laboppgaver, GrIT - gruppe 9. Del 1 Setup - BIOS Oppgaver: 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Intel(R) Pentium(R) D CPU 3.00GHz Den har en dual core ( som betyr
DetaljerDesign med ASIC og FPGA (Max kap.7 og 18)
Design med ASIC og FPGA (Max kap.7 og 18) Innhold: Begrensninger/muligheter å ta hensyn til ved FPGA design som en normalt slipper å tenke på med ASIC design. Migrering mellom FPGA og ASIC INF3430 - H10
DetaljerBruksanvisning. MiniTest 650 F og FN mymåler
Bruksanvisning MiniTest 650 F og FN mymåler MiniTest 650 F måler alle umagnetiske belegg som farge, lakk, krom, sink på magnetisk underlag (Ferrous) MiniTest 650 FN måler alle umagnetiske belegg som farge,
DetaljerSystemutvikling (Software Engineering) TDT 4110 IT Grunnkurs Professor Guttorm Sindre
Systemutvikling (Software Engineering) TDT 4110 IT Grunnkurs Professor Guttorm Sindre Læringsmål og pensum Mål Lære å lage større og sammensatte programmer Pensum Pythonboka kap. 1-9, 12 Teorikapitlet
DetaljerOracle10g og Oracle9i Grid og RAC, hva er forskjellen?
Oracle10g og Oracle9i Grid og RAC, hva er forskjellen? Version 1.03 23.03.2004 Ingemar Jansson Haverstad ingemar@oraklet.no www.oraklet.no/foredrag Real Application Cluster Oracles visjoner Oracle10g g
DetaljerOperativsystemets ansvar er å koordinere. programmers bruk av I/O
Operativsystemets ansvar er å koordinere programmers bruk av systemet blir delt av flere programmer som også deler prosessoren bruker ofte avbrudd for å melde tilbake om status til operasjoner avbrudd
Detaljer«Operasjoner i et utfordrende miljø, hvordan opprettholde et høyt sikkerhetsnivå over tid?».
«Operasjoner i et utfordrende miljø, hvordan opprettholde et høyt sikkerhetsnivå over tid?». Page 1 Luftfartskonferansen 2015 Øivind Solberg, PhD Page 2 Et utfordrende miljø Sikkerhetsnivået i norsk sektor
DetaljerKjenn din PC Marie Bjørn 2014
Kjenn din PC Marie Bjørn 2014 1.Hva slags prosessor har maskinen. Intel (R) Core (TM) i7-4500u CPU @ 1.80Ghz 2.40 GHz 2.Hvor mye minne har den. RAM: 8,00 GB (7,89 GB brukbar) 3.Prøv om du kan finne en
DetaljerLedende på Linux og åpen programvare
Linpro AS Ledende på Linux og åpen programvare Neste generasjons datasenter med Xen Per Andreas Buer, avdelingsleder drift Espen Braastad, systemkonsulent drift 2006-11-14 Neste generasjons datasenter
DetaljerIN1020. Datamaskinarkitektur
IN1020 Datamaskinarkitektur Hovedpunkter Von Neumann Arkitektur BUS Pipeline Hazarder Intel Core i7 Omid Mirmotahari 4 Von Neumann Arkitektur John von Neumann publiserte i 1945 en model for datamaskin
DetaljerGUIDE TIL STREAM BOX.
GUIDE TIL STREAM BOX. HVA KAN JEG GJØRE I IPTV BOXEN 1. Hvordan kan jeg se på TV, filmer, lytte til radiokanaler ved hjelp av YouTube 2. Lag en favorittliste 3. Endre lydspråk når du ser video og TV-kanaler
DetaljerØyvind N. Jensen, Norconsult Informasjonssystemer
Øyvind N. Jensen, Norconsult Informasjonssystemer Kort om Norconsult Informasjonssystemer AS Omsetning 130 MNOK 100 % vekst siden 2005 Positiv drift og vekst hvert år siden starten i 1987 Årlig investeres
DetaljerTDT4160 Datamaskiner Grunnkurs Gunnar Tufte
1 TDT4160 Datamaskiner Grunnkurs 2011 Gunnar Tufte 2 Kapittel 4: Microarchitecture level 3 Auka yting IJVM 4 IJVM: MicrArch vs Instruction Set Architecture Instruksjonsset: Minnemodell: MIC 1 MIC 2 ISA
DetaljerEffektiv Systemadministrasjon
Effektiv Systemadministrasjon UBW MILESTONE WILLIAM NILSEN Introduksjon William Nilsen ASP/Cloud avdelingen i Evry Jobbet flere år med generelt teknisk drift og ca 3 år med drift av UBW ASP/Cloud avdelingen
DetaljerKongsberg Maritime. Opplæring / kursvirksomhet Ekstern og intern
Kongsberg Maritime Opplæring / kursvirksomhet Ekstern og intern Kongsberg have close to 1000 employees in Horten ~400 employees at Bekkajordet 320 related to Kongsberg Maritime - 250 related to Merchant
DetaljerBruksanvisning. BroadLink RM2
Bruksanvisning BroadLink RM2 Utgivelse 2. September 2014 Gratulerer med din nye BroadLink WiFi E-Fjern kontroller. Innhold Side 3... Laste ned APP Side 3... App installering Side 4... Koble til Wi-Fi-nettverk
DetaljerLAB OPPGAVE. Del 1 Setup Bios
LAB OPPGAVE Del 1 Setup Bios 1. Intel(R) Pentium(R) D CPU 3.00GHz. Dual core med 64 bit. 2. Kingston 2GB DDR2 intern minne. 3. Maskinen har L2 Cache 2mb. Cache er høyhastighetsminne i datamaskiner. 4.
Detaljeralternativer til felles hukommelse store parallelle datamaskiner Tema for denne forelesningen: in 147, våren 1999 parallelle datamaskiner 1 9
Tema for denne forelesningen: store parallelle datamaskiner alternativer til felles hukommelse in 147, våren 1999 parallelle datamaskiner 1 9 Store parallelle datamaskiner Felles hukommelse på én buss
DetaljerTDT4102 Prosedyre og Objektorientert programmering Vår 2014
Norges teknisk naturvitenskapelige universitet Institutt for datateknikk og informasjonsvitenskap TDT4102 Prosedyre og Objektorientert programmering Vår 2014 Øving 10 Frist: 2014-04-11 Mål for denne øvinga:
DetaljerAvtale nr. 006 Side: 1 av 5 Versjon nr. Erstatter Revisjonsansvar Dato Godkjent av: 1.6 1.5 Stein Olav Jørgensen 03.06.
Avtale nr. 006 Side: 1 av 5 Beskrivelse av standard utstyr som leies ut til kundene. Standard PC (varenr 120): System Drivers & Resource Recovery CD Energy Star 4.0: Diskettstasjon: Harddisk nr.1: Ekstra
DetaljerMinnehåndtering i operativsystemer
Minnehåndtering i operativsystemer Minnehåndtering? Minne er en begrenset ressurs i datamaskinen Tilgjengelig minne må fordeles til prosessene som OS-et håndterer, på en korrekt og rettferdig måte Minnet
DetaljerSingletasking OS. Device minne Skjerm minne. Brukerprogram. Brukerdata/heap. Stack. Basis for flerprosess-systemer.
-OS i i L1 og L2 og og Basis for flerprosess-systemer. Adresser.. 2 1 0 OS Device minne Skjerm minne Brukerprogram Brukerdata/heap Stack Stack: brukes bl. a. til å lagre adressen som skal returneres til
DetaljerSystemoversikt. En DKM FX løsning består av en eller flere matriser, samt sendere og mottakere.
DKM FX Hurtigguide Denne hurtigguiden er ment som en kort innføring i hvordan en standard DKM FX løsning er bygget opp og fungerer. Det er kun det mest nødvendige som blir gjennomgått, utover dette henvises
DetaljerKom i gang med Stata for Windows på UiO - hurtigstart for begynnere
Kom i gang med Stata for Windows på UiO - hurtigstart for begynnere Hensikten med denne introduksjonen er å lære hvordan man kommer raskt i gang med grunnleggende funksjoner i Stata. Teksten er tilpasset
DetaljerMartin Olsen, Lars- Petter Ahlsen og Jon- Håkon Rabben
Martin Olsen, Lars- Petter Ahlsen og Jon- Håkon Rabben Oppgave lab Del 1 Setup - BIOS 1. Hva slags CPU har maskinen? Beskriv de tekniske egenskapene ved CPU en. Intel(R) Pentium(R) D CPU 3.00 GHz 800MHz
DetaljerLaboppgave. Del Optiplex GX620. av Jørgen Pedersen
Laboppgave Del Optiplex GX620 av Jørgen Pedersen Del 1 Setup/BIOS 1. CPU og dens egenskaper Maskinen har en Intel Pentium D CPU med en klokkefrekvens på 3Ghz og to kjerner. Busshastigheten er på 800Mhz.
DetaljerInstallasjon og Oppsett av Weather Display Denne artikkelen er ment å være en hjelp til å laste ned, installere og sette opp Weather Display.
Installasjon og Oppsett av Weather Display Denne artikkelen er ment å være en hjelp til å laste ned, installere og sette opp Weather Display. 1. Laste ned programmet Gå til http://www.weather-display.com/files.php
DetaljerPublisering av statiske og dynamiske websider til klasserom.net fra Dreamweaver og MySQL
Publisering av statiske og dynamiske websider til klasserom.net fra Dreamweaver og MySQL 1. Om klassersom.net: Klasserom.net er en webhotell-løsning for skoler, hvor formålet er å gi elevene hvert sitt
DetaljerHvordan en prosessor arbeider, del 1
Hvordan en prosessor arbeider, del 1 Læringsmål Kompilator, interpret og maskinkode CPU, registre Enkle instruksjoner: de fire regnearter Mer informasjon om temaet Internett Lokalnett (LAN) Mitt program
DetaljerInstallasjonsmanual. Updater Fullversjon (med mulighet for å styre lås) LAN / WAN
Installasjonsmanual Updater Fullversjon (med mulighet for å styre lås) LAN / WAN F03 18.02.2011 Mindre rettelser TKi F02 05.01.2011 Oppdateringer for versjon 5.02 TKi F01 09.08.2010 Første utgave for Updater
DetaljerBrukerveiledning for Digifob Pro
Brukerveiledning for Digifob Pro Instek AS Adresse: Mårveien 6 2211 Kongsvinger Telefon: 62816833 Epost: instek@instek.no Overblikk over DigifobPro Denne guiden vil ta for seg generel bruk av digifob.
DetaljerBilag 3 Del 1 Kundens tekniske løsning Avtalereferanse: NT Digitale Display
Bilag 3 Del 1 Kundens tekniske løsning Avtalereferanse: NT-0860-14 Digitale Display VERSJON : 10 DATO: 19.12.2014 Side 1 av 6 Bilag 3 Del 1 NT-0860-14 Digitale Display Innholdsfortegnelse Innhold 1 INFORMASJON
Detaljer